Когда вы генерируете HDL-код, можно опционально сгенерировать испытательный стенд HDL, который проверяет сгенерированный HDL DUT по тестовым векторам, сохраненным из модели Simulink.
makehdltb | Сгенерируйте испытательный стенд HDL из модели или подсистемы |
Генерация испытательного стенда
Узнать, как генерация испытательного стенда HDL работает.
Выберите испытательный стенд для сгенерированного HDL-кода
Выберите сгенерированный испытательный стенд.
Проверьте сгенерированный код Используя испытательный стенд HDL от параметров конфигурации
Сгенерируйте испытательный стенд HDL от диалогового окна Configuration Parameters для КИХ-модели фильтра.
Проверьте сгенерированный код Используя испытательный стенд HDL в командной строке
Узнать, как сгенерировать испытательный стенд HDL, чтобы проверить VHDL или Код Verilog.
