Exponenta Banner
exponenta event banner

Проверка

Моделирование и верификация сгенерированного кода HDL по исходной модели и FPGA-in-the-loop

При создании кода HDL можно дополнительно создать тестовый стенд, проверяющий созданный код HDL на соответствие модели Simulink. Для получения справки по выбору типа создаваемого стенда см. раздел Выбор стенда для создаваемого кода HDL. Сведения о том, как выбрать и запустить тестовый стенд, см. в разделах Создание тестового стенда и Включение покрытия кода с помощью помощника по рабочим процессам HDL.

  • Основы проверки
    Просмотр различий между исходной моделью и реализацией HDL
  • Испытательный стенд ЛПВП
    Создание тестового стенда, который проверяет сгенерированный код HDL на наличие тестовых векторов от Simulink ®
  • Cosimulation
    Косимуляция ЛПВП с помощью Simulink (требует Verifier™ ЛПВП)
  • Испытательный стенд SystemVerilog DPI
    Создание кода испытательного стенда DPI из всей модели Simulink (требуется проверка HDL)
  • FPGA-в-контуре
    Проектирование испытаний в аппаратном обеспечении (требуется проверка HDL)
  • Сбор данных FPGA
    Сбор данных о сигналах от FPGA в реальном времени (требуется проверка HDL)

Документация по кодеру HDL

Поддержка