Exponenta Banner
exponenta event banner

addAXI4StreamInterface

Запись данных в ядро IP или считывание данных из ядра IP с помощью интерфейса AXI4-Stream

свернуть все на странице

Синтаксис

addAXI4StreamInterface (hFPGA)
addAXI4StreamInterface (hFPGA, имя, значение)

Описание

пример

addAXI4StreamInterface(hFPGA) добавляет интерфейс AXI4-Stream, который можно использовать для управления портами DUT, сопоставленными с интерфейсами AXI4-Stream в ядре IP, сгенерированном Coder™ HDL из MATLAB ®.

пример

addAXI4StreamInterface(hFPGA, Name,Value) добавляет интерфейс AXI4-Stream, который можно использовать для управления портами DUT, сопоставленными с интерфейсами AXI4-Stream в кодере HDL, созданном ядром IP из MATLAB, с одним или несколькими свойствами, заданными в качестве аргументов пары имя-значение. Заключите каждую пару свойств и значений в отдельные кавычки.

Примеры

свернуть все

Добавьте интерфейс AXI4-Stream для управления ядром IP HDL, сформированным для цели Xilinx ®.

Создание целевого объекта, hFPGA, для цели Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream в hFPGA с помощью addAXI4StreamInterface функция.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "WriteEnable", true, ...
    "ReadEnable", true, ...
    "WriteFrameLength", 1024, ...
    "ReadFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0", ...
    "ReadDeviceName", "mwipcore0:s2mm0");

После добавления интерфейсов используйте mapPort для отображения портов на этот интерфейс, а затем для чтения и записи данных. См. раздел Сопоставление портов DUT в ядре IP HDL с интерфейсами AXI4-Stream.

Добавьте интерфейс AXI4-Stream для цели Xilinx только с каналом записи.

Создание целевого объекта, hFPGA, для цели Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream в hFPGA с помощью addAXI4StreamInterface функция. Набор ReadEnable кому false.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "ReadEnable", false, ...
    "WriteFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0");

После добавления интерфейсов используйте mapPort для отображения портов на этот интерфейс, а затем для чтения и записи данных. См. раздел Сопоставление портов DUT в ядре IP HDL с интерфейсами AXI4-Stream.

Входные аргументы

свернуть все

fpga объект для целевого поставщика, указанный как fpga объект.

Аргументы пары «имя-значение»

Укажите дополнительные пары, разделенные запятыми Name,Value аргументы. Name является именем аргумента и Value - соответствующее значение. Name должен отображаться внутри кавычек. Можно указать несколько аргументов пары имен и значений в любом порядке как Name1,Value1,...,NameN,ValueN.

Пример: addAXI4StreamInterface(hFPGA, "InterfaceID", "AXI4-Stream") создает интерфейс AXI4-Stream с помощью InterfaceID как AXI4-Stream.

Имя интерфейса AXI4-Stream которому требуется сопоставить порты DUT, указанное как строка.

Сигнал разрешения канала записи, указанный как true или false. По умолчанию WriteEnable является true, и можно записывать данные в подчиненный канал интерфейса AXI4-Stream на ядре IP.

Сигнал включения канала считывания, указанный как true или false. По умолчанию ReadEnable является true, и можно считывать данные из главного канала интерфейса AXI4-Stream на ядре IP.

Имя и путь к базовому устройству IIO, на которое требуется выполнить запись, указанные как строка. При создании ядра IP с помощью IP Core Generation workflow, имя по умолчанию: mwipcore0:mmw2s0.

Имя и путь устройства IIO, из которого требуется выполнить чтение. При создании ядра IP с помощью IP Core Generation workflow, имя по умолчанию: mwipcore0:s2mm0.

Размер вектора данных для записи в устройство IIO, заданный как скаляр. Этот параметр используется для определения количества выборок, записанных для каждой передачи DMA.

Размер вектора данных, считываемого с устройства IIO, указанный как скаляр. Этот параметр используется для определения количества отсчетов, считанных для каждой передачи DMA.

Максимальное время ожидания для AXI4-Stream записи, указанное как скаляр.

Максимальное время ожидания чтения AXI4-Stream, указанное как скаляр.

См. также

Объекты

Функции

Темы

Представлен в R2020b

Документация по кодеру HDL

Поддержка