В этом примере показано, как считывать данные из портов DUT, которые сопоставлены с AXI4 подчиненными интерфейсами.
Создание fpga объект с Xilinx как Vendor.
hFPGA =
fpga with properties:
Vendor: "Xilinx"
Interfaces: [0x0 fpgaio.interface.InterfaceBase]
Добавьте подчиненный интерфейс AXI4 к hFPGA с помощью addAXI4SlaveInterface функция.
Укажите порты DUT в ядре IP HDL в качестве hdlcoder.DUTPort и затем сопоставить порт с подчиненным интерфейсом AXI4.
Сопоставьте объекты порта DUT с подчиненным интерфейсом AXI4, а затем прочтите данные с помощью readPort функция.
