После завершения создания модели Simulink ® или MATLAB ® экспортируйте тестовые компоненты в среду Universal Verification Methody (UVM) или SystemVerilog путем интеграции Verifier™ HDL с Simulink Coder™ или MATLAB Coder.
Создайте компонент прямого интерфейса программирования (DPI) SystemVerilog из функции или модели. Затем можно использовать компонент в качестве поведенческой модели в среде моделирования HDL. Дополнительные сведения см. в разделе Создание компонентов DPI SystemVerilog.
HDL Verifier использует технологию генерации DPI для создания тестовой среды UVM. Среда включает в себя верхний модуль UVM с тестируемой поведенческой конструкцией (DUT) и испытательный стенд UVM. DUT можно заменить собственным HDL DUT или взять части тестового стенда и использовать их в тестовой среде UVM. Дополнительные сведения см. в разделе Обзор создания компонентов UVM.