exponenta event banner

Интеграция проверки с генерацией кода HDL

Создание тестовых стендов для проверки кода HDL, сгенерированного с помощью HDL Coder™

При создании кода ЛПВП с помощью кодера ЛПВП инструменты предоставляют возможности автоматической проверки созданного кода на соответствие исходному коду MATLAB ® или Simulink ®. Помощник по рабочим процессам HDL используется для создания и проверки кода. См. разделы Начало работы с консультантом по рабочим процессам HDL (HDL Coder) и Создание тестового стенда и включение покрытия кода с помощью консультанта по рабочим процессам HDL (HDL Coder).

Для проверки сгенерированного кода можно создать четыре вида тестовых стендов: моделирование HDL, косимуляция, FPGA-in-the-loop (FIL) или компонент DPI. Последние три тестовых стенда предоставляются при наличии лицензии HDL Verifier™. См. раздел Выбор тестового стенда для сгенерированного кода HDL (кодера HDL).

Темы

Cosimulation

Автоматическая проверка сгенерированного кода HDL от Simulink

Проверьте созданный код HDL с помощью созданной модели косимуляции.

Автоматическая проверка сгенерированного кода HDL из MATLAB

Проверьте созданный код HDL с помощью созданного сценария косимуляции.

FPGA-в-контуре

Моделирование FIL с помощью консультанта по рабочим процессам HDL для Simulink

Создайте модель FPGA в цикле с помощью помощника по рабочим процессам HDL.

Моделирование FIL с помощью консультанта по рабочим процессам HDL для MATLAB

Создайте системный object™ FPGA-in-the-loop и тестовый стенд с помощью помощника по рабочим процессам HDL.

Компонент DPI системного Verilog

Проверка конструкции ЛПВП с помощью испытательного стенда SystemVerilog DPI (кодер ЛПВП)

В этом примере показано, как использовать тестовый стенд SystemVerilog DPI для проверки кода HDL, где требуется большой набор данных.

Сочетание нескольких типов испытательных стендов

Проверка комбинации написанного вручную и сгенерированного кода HDL

В этом примере используется косимуляция HDL и моделирование FPGA-in-the-Loop (FIL) для проверки конструкции HDL, содержащей сгенерированный и унаследованный код HDL.

Cosimulation and FPGA-in-the-loop в рабочем процессе MATLAB-to-HDL

В этом примере показано, как проверить сгенерированный код HDL с использованием косимуляции HDL и FPGA-in-the-Loop в качестве шагов в рабочем процессе создания кода HDL для MATLAB-HDL.

Проверка алгоритма обнаружения краев Sobel в рабочем процессе MATLAB-HDL

В этом примере показано, как генерировать код HDL из конструкции MATLAB, реализующей алгоритм обнаружения краев Собеля.

Связанная информация

Проверка (кодер HDL)