Представляет систематический подход к проектированию пути передачи данных между аппаратной логикой (FPGA) и встроенным процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встроенным процессором на устройстве системы на кристалле (SoC) для удовлетворения требований к пропускной способности, задержке и обработке. Вы разработаете и смоделируете все приложение, включающее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач в соответствии с требованиями системы. Затем будет выполнена проверка конструкции на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Системы на основе пакетов являются обычными в беспроводной связи. Данные принимаются по эфиру и декодируются как дискретные пакетные данные в вычислительном устройстве. Для данных требований к системе трудно спроектировать систему и реализовать ее непосредственно на SoC, поскольку она часто включает длительные итерации отладки и интеграции на аппаратном обеспечении, поскольку аппаратные эффекты трудно учесть во время разработки. В этом примере вы разработаете приложение для отслеживания самолетов на основе пакетов на основе стандарта ADS-B, разделенного между FPGA и встроенным процессором. В отличие от традиционных методов, вы будете моделировать дизайн приложения с интерфейсом памяти перед реализацией на оборудовании с использованием SoC Blockset, чтобы сократить время разработки. Затем будет выполнена проверка конструкции на оборудовании путем автоматического создания кода из модели.

Экспорт пользовательской ссылочной конструкции из модели SoC с помощью Blockset™ Soc socExportReferenceDesign функция. После создания пользовательской ссылочной конструкции используйте инструмент HDL Workflow Advisor из HDL Coder™ для интеграции ядра IP в ссылочную конструкцию.