Когда вы генерируете HDL-код в HDL Workflow Advisor, можно загрузить сгенерированный код в плату FPGA. Вы можете опционально сгенерировать Simulink® модель, которая включает блок FPGA-in-the-Loop, который взаимодействует с вашим проектом, работающим на плате FPGA. Модель также включает вашу исходную генерацию стимула Simulink, поведенческую модель и блоки, которые отображают или анализируют выходные данные. Модель сравнивает вывод блока FPGA-in-the-Loop с выходом исходной подсистемы.
Чтобы использовать эту функцию, необходимо установить пакет поддержки HDL Verifier для Xilinx® или Altera® Платы ПЛИС. См. HDL Verifier Поддерживаемых аппаратных средств (HDL Verifier).
hdlcoder.WorkflowConfig | Настройка рабочих процессов генерации и развертывания HDL-кода |
FIL- Симуляции с HDL Workflow Advisor для Simulink (HDL Verifier)
Сгенерируйте модель цикл с помощью HDL Workflow Advisor.
Рабочие процессы симуляции цикл (HDL Verifier)
Выберите между генерацией блока или системного object™ и решите, использовать ли мастер FIL или HDL Workflow Advisor.
Запуск рабочего процесса HDL со скриптом
Экспорт, импорт или настройка командного скрипта HDL Workflow CLI.
Начало работы с интерфейсом командной строки рабочего процесса HDL
В этом примере показов, как использовать HDL Workflow Advisor для запуска HDL- рабочих процессов из командной строки и функциональности 'Экспорта to скрипта'.
