Иерархические проекты и синхронное поведение оборудования

Создайте подсистемы и иерархические HDL- проектов с блоком State Control

Библиотека блоков HDL Coder содержит много блоков, которые можно добавить в Simulink® моделирование окружения и разрабатывайте свой алгоритм HDL. Чтобы смоделировать большие проекты, можно разделить модель на подсистемы и создать иерархические проекты. Для синхронного поведения оборудования и генерации аппаратного HDL-кода используйте блок State Control внутри подсистем.

Чтобы отфильтровать браузер библиотеки Simulink, чтобы показать только поддерживаемые HDL блоки, введите hdllib. Блоки, перечисленные в этом разделе, включают блоки, которые доступны только в библиотеке HDL Coder. Такие блоки, как Foreach Subsystem и Atomic Subsystem, доступны в библиотеке Simulink в браузере библиотек.

Отфильтрованный список блоков Simulink, поддерживаемых для генерации HDL-кода, см. в списке блоков Simulink (генерация HDL-кода).

Функции

hdllibОтображать блоки, совместимые с генерацией HDL-кода

Параметры конфигурации Simulink

расширить все

Блоки

расширить все

Unit Delay Enabled SynchronousЗадержка входа сигнала на один период дискретизации, когда внешний сигнал Enable равен true
Unit Delay Resettable SynchronousЗадержка входа сигнала на один период дискретизации, когда внешний сигнал сброса является ложным
Unit Delay Enabled Resettable SynchronousЗадержка входа сигнала на один период дискретизации, когда внешний сигнал Enable равен true и внешний сигнал Reset равен false
State ControlЗадайте синхронный сброс и включите поведение для блоков с состоянием
Synchronous SubsystemПредставление подсистемы, которая имеет синхронное поведение сброса и включения
Enabled Synchronous SubsystemПредставьте включенную подсистему, которая имеет синхронное поведение сброса и включения
Resettable Synchronous SubsystemПредставление сбрасываемой подсистемы, которая имеет синхронное поведение сброса и включения

Темы

Синхронное поведение подсистемы с блоком управления состоянием

Что такое State Control Block и как он генерирует более чистый HDL-код

Генерация HDL-кода для подсистем с массивом шин

Сгенерируйте HDL-код для подсистем, которые используют массив шин в проекте.

Сгенерируйте переиспользуемый код для подсистем

Сгенерируйте общий код для идентичных подсистем или подсистем, за исключением их значений масочных параметров

Сгенерируйте параметризованный код для ссылочных Моделей

Сгенерируйте VHDL® generic или Verilog® parameter для аргументов модели в модели-ссылке.

Сгенерируйте HDL-код для блоков внутри каждой подсистемы

Пример, который показывает, как смоделировать и сгенерировать HDL-код для блоков внутри Подсистемы For Each.

Модели для генерации HDL-кода

Модель ссылок в подсистеме DUT позволяет вам:

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте