Exponenta Banner

addAXI4StreamInterface

Запись данных в IP-ядро или чтение данных из IP-ядра с помощью AXI4-Stream интерфейса

Свернуть все на странице

Синтаксис

addAXI4StreamInterface(hFPGA)
addAXI4StreamInterface(hFPGA, Name,Value)

Описание

пример

addAXI4StreamInterface(hFPGA) добавляет AXI4-Stream интерфейс, который можно использовать для управления портами DUT, сопоставленными с AXI4-Stream интерфейсами в HDL- Coder™ сгенерированном IP-ядре из MATLAB®.

пример

addAXI4StreamInterface(hFPGA, Name,Value) добавляет интерфейс AXI4-Stream, который можно использовать для управления портами DUT, сопоставленными с AXI4-Stream интерфейсами в HDL Coder сгенерированном ядре IP из MATLAB, с одним или несколькими свойствами, заданными как аргументы пары "имя-значение". Заключайте каждое свойство и пару значений в одинарные кавычки.

Примеры

свернуть все

Добавьте интерфейс AXI4-Stream для управления HDL-IP-ядром, сгенерированным для Xilinx® цель.

Создайте целевой объект, hFPGA, для целевого объекта Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream к hFPGA объект при помощи addAXI4StreamInterface функция.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "WriteEnable", true, ...
    "ReadEnable", true, ...
    "WriteFrameLength", 1024, ...
    "ReadFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0", ...
    "ReadDeviceName", "mwipcore0:s2mm0");

После добавления интерфейсов используйте mapPort функция для сопоставления портов с этим интерфейсом, а затем чтения и записи данных. См. раздел Сопоставление портов DUT в HDL-ядре IP с AXI4-Stream интерфейсами.

Добавьте интерфейс AXI4-Stream для целевого устройства Xilinx, имеющего только канал записи.

Создайте целевой объект, hFPGA, для целевого объекта Xilinx.

hFPGA = fpga("Xilinx")
hFPGA = 

  fpga with properties:

       Vendor: "Xilinx"
   Interfaces: [0x0 fpgaio.interface.InterfaceBase]

Добавьте интерфейс AXI4-Stream к hFPGA объект при помощи addAXI4StreamInterface функция. Задайте ReadEnable на false.

addAXI4StreamInterface(hFPGA, ...
    ... % Interface properties
    "InterfaceID", "AXI4-Stream", ...
    "ReadEnable", false, ...
    "WriteFrameLength", 1024, ...
    ... % Driver properties
    "WriteDeviceName", "mwipcore0:mm2s0");

После добавления интерфейсов используйте mapPort функция для сопоставления портов с этим интерфейсом, а затем чтения и записи данных. См. раздел Сопоставление портов DUT в HDL-ядре IP с AXI4-Stream интерфейсами.

Входные параметры

свернуть все

fpga объект для целевого поставщика, заданный как fpga объект.

Аргументы в виде пар имя-значение

Задайте необязательные разделенные разделенными запятой парами Name,Value аргументы. Name - имя аргумента и Value - соответствующее значение. Name должны находиться внутри кавычек. Можно задать несколько аргументов в виде пар имен и значений в любом порядке Name1,Value1,...,NameN,ValueN.

Пример: addAXI4StreamInterface(hFPGA, "InterfaceID", "AXI4-Stream") создает интерфейс AXI4-Stream с InterfaceID как AXI4-Stream.

Имя интерфейса AXI4-Stream который необходимо сопоставить портам DUT, заданное как строка.

Запись сигнала включения канала, заданная как true или false. По умолчанию WriteEnable является true, и можно записать данные в ведомый канал AXI4-Stream интерфейса IP-ядра.

Считайте сигнал включения канала, заданный как true или false. По умолчанию ReadEnable является true, и можно считать данные из ведущего канала AXI4-Stream интерфейса на IP-ядре.

Имя и путь основного устройства IIO, на которое вы хотите записать, заданные как строка. Когда вы генерируете ядро IP при помощи IP Core Generation рабочий процесс, имя по умолчанию mwipcore0:mmw2s0.

Имя и путь к устройству IIO, с которого необходимо считать данные. Когда вы генерируете ядро IP при помощи IP Core Generation рабочий процесс, имя по умолчанию mwipcore0:s2mm0.

Размер вектора данных, подлежащего записи на устройство IIO, задается в виде скаляра. Используйте этот параметр, чтобы определить количество выборок, записанных для каждой передачи DMA.

Размер вектора данных, считываемого с устройства IIO, задается как скаляр. Используйте этот параметр, чтобы определить количество выборок, считанных для каждой передачи DMA.

Максимальное время ожидания для записи AXI4-Stream, заданное как скаляр.

Максимальное время ожидания для чтения AXI4-Stream, заданное как скаляр.

См. также

Объекты

Функции

Темы

Введенный в R2020b

HDL Coder документация

Поддержка