В этом примере показано, как считать данные из портов DUT, которые сопоставлены с AXI4 подчиненными интерфейсами.
Создайте fpga объект с Xilinx как Vendor.
hFPGA =
fpga with properties:
Vendor: "Xilinx"
Interfaces: [0x0 fpgaio.interface.InterfaceBase]
Добавьте AXI4 подчиненный интерфейс к hFPGA объект при помощи addAXI4SlaveInterface функция.
Укажите порты DUT в IP-ядре HDL в качестве hdlcoder.DUTPort Объектному массиву и затем сопоставьте порт с AXI4 ведомым интерфейсом.
Сопоставьте объекты порта DUT с AXI4 подчиненным интерфейсом, а затем считайте данные при помощи readPort функция.