addAXI4MasterInterface

Класс: hdlcoder. ReferenceDesign
Пакет: hdlcoder

Добавьте и определите AXI4 интерфейс Master

развернуть все на странице

Синтаксис

addAXI4MasterInterface(InterfaceConnection',Interface_Connection)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection, Name,Value)
addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments, Name,Value)

Описание

addAXI4MasterInterface(InterfaceConnection',Interface_Connection) добавляет и определяет интерфейс AXI4 Master для Intel® Qsys исходный проект.

addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments) добавляет и определяет главный интерфейс AXI4 для Xilinx® Vivado® исходный проект.

addAXI4MasterInterface(InterfaceConnection',Interface_Connection, Name,Value) добавляет и определяет интерфейс AXI4 Master для исходного проекта Intel Qsys с дополнительными опциями, заданными одной или несколькими Name,Value аргументы в виде пар.

addAXI4MasterInterface(InterfaceConnection',Interface_Connection,'TargetAddressSegments',Target_Address_Segments, Name,Value) добавляет и задает интерфейс AXI4 Master для исходного проекта Xilinx Vivado с дополнительными опциями, заданными одним или несколькими Name,Value аргументы в виде пар.

Входные параметры

расширить все

Имя порта исходного проекта, который соединяется с основным интерфейсом AXI4, задается как вектор символов.

Пример: 'axi_interconnect_1/S01_AXI'

Целевой адресный сегмент исходного проекта Xilinx Vivado, заданный как вектор символов. Формат целевого сегмента адреса {'SegmentName', low address, range}. Для области значений необходимо использовать степень 2.

Пример: '{{'mig_7series_0/memmap/memaddr',hex2dec('40000000'),hex2dec('40000000')}}'

Совет

Чтобы добавить к своему исходному проекту несколько интерфейсов AXI4 Master, вызовите addAXI4MasterInterface метод несколько раз в зависимости от количества интерфейсов, которые вы хотите дополнить. Для каждого дополнительного интерфейса задайте уникальный InterfaceID.

Аргументы в виде пар имя-значение

Задайте необязательные разделенные разделенными запятой парами Name,Value аргументы. Name - имя аргумента и Value - соответствующее значение. Name должны находиться внутри кавычек. Можно задать несколько аргументов в виде пар имен и значений в любом порядке Name1,Value1,...,NameN,ValueN.

Имя интерфейса AXI4 Master, который вы добавляете к исходному проекту, заданное как вектор символов. Если вы создаете несколько интерфейсов AXI4 Master, убедитесь, что для каждого интерфейса используются уникальные имена.

Пример: 'AXI4 Master 1'

Укажите, должен ли интерфейс AXI4 Master поддерживать канал чтения как Boolean.

Пример: 'ReadSupport','true' задает поддержку соединения считываемого интерфейса AXI4 Master.

Укажите, должен ли интерфейс AXI4 Master поддерживать канал записи как Boolean.

Пример: 'WriteSupport','true' задает поддержку подключения к интерфейсу записи AXI4 Master.

Максимальная ширина для Data сигнал, который передается через главный интерфейс AXI4, заданный как целое число.

Пример: 'MaxDataWidth',32 задает максимальную ширину данных 32 бита.

Ширина адресов чтения и записи интерфейса AXI4 Master, заданная как целое число.

Пример: 'AddrWidth',32 задает размер адреса 32 биты.

Начальный адрес по умолчанию интерфейса чтения AXI4 Master, заданный как целое число.

Пример: 'DefaultReadBaseAddr',hex2dec('40000000') задает hex2dec('40000000') как начальный адрес чтения.

Начальный адрес по умолчанию интерфейса записи AXI4 Master, заданный как целое число.

Пример: 'DefaultReadBaseAddr',hex2dec('41000000') задает hex2dec('41000000') как начальный адрес записи.

См. также

| |

Темы

Введенный в R2017b

HDL Coder документация

Поддержка

Для просмотра документации необходимо авторизоваться на сайте