Эти функции обеспечивают соединения между платой FPGA и симуляциями в Simulink или MATLAB.
Цикл (FIL) позволяет вам запустить симуляцию Simulink или MATLAB, которая синхронизируется с проектом, работающим на Intel®, Микросеми®, или Xilinx® Плата FPGA.
Сбор данных FPGA является способом наблюдения сигналов от вашего проекта во время работы проекта на FPGA. Он захватывает окно данных сигнала от FPGA, основанное на вашем строении и настройках триггера, и возвращает данные в MATLAB или Simulink.
MATLAB AXI master обеспечивает доступ к локациям оперативной памяти от MATLAB. В проект FPGA необходимо включить основной IP MATLAB AXI.
Чтобы использовать эти функции, необходимо загрузить пакет аппаратной поддержки для вашей платы FPGA. См. раздел Загрузка пакета поддержки платы FPGA.
