расширить все
Параметры, отображаемые в разделе Hardware Information, отражают выбор при создании блока FIL Simulation из подсистемы. Эти параметры являются только информационными.
Connection: Ethernet или PCI Express®. Некоторые платы могут использовать только один тип подключения или другой; с другими платами у вас может быть опция использовать любое подключение. Вы конфигурируете MAC address и IP address платы, когда вы генерируете блок.
Board: Марка и модель платы FPGA. Для поддерживаемых плат смотрите Поддерживаемые устройства FPGA для верификации FPGA.
FPGA part: Идентификационный номер чипа.
FPGA project file: Расположение файла проекта FPGA, сгенерированного для вашего проекта.
Чтобы загрузить сгенерированный файл программирования FPGA в FPGA, установите параметры в FPGA Programming File. Этот шаг требуется для выполнения симуляции FIL. Смотрите Загрузку Программного Файла в FPGA.
Чтобы сконфигурировать параметры скорости передачи данных, установите опции в группе Runtime Options.
На панели Signal Attributes можно сконфигурировать Sample time и Data type для каждого выходного порта. Направление и ширина битов сигналов, а также шаг расчета и тип данных входных портов являются только информационными.
Программный файл FPGA
File name - Расположение файла программирования
строка
Расположение файла программирования FPGA, сгенерированного для вашего проекта. Чтобы загрузить этот проект в FPGA для симуляции, нажмите Load.
Overclocking factor - Частота выборки FPGA относительно синхроимпульса Simulink
1 (по умолчанию) | целое число
Отношение тактовой частоты FPGA к тактовой частоте Simulink. Синхроимпульс FPGA дискретизирует входы в FPGA так много раз для каждого временного интервала Simulink.
Output frame size - Объем данных, возвращенных в Simulink
Inherit: auto (по умолчанию)
Выходные сигналы возвращаются как Output frame size вектора-на-1. Увеличение формата кадра может ускорить вашу симуляцию путем сокращения времени связи между Simulink и платой FPGA.
Обратите внимание на следующие ограничения по формату кадра:
Размер входного кадра должен быть целым числом, кратным выходом формата кадра.
Размер выхода формата кадра должен быть меньше размера входного кадра.
Размер входного кадра и выхода формата кадра не могут варьироваться во время симуляции.
Sample Time - Шаг расчета для каждого порта
Inherit: Inherit via internal rule (по умолчанию)
Явным образом установите шаги расчета для сигналов выхода или используйте Inherit: Inherit via internal rule. Внутреннее правило состоит в том, чтобы установить время выходной выборки на входное базовое время выборки, разделенное на коэффициент масштабирования.
Data type - Тип данных каждого порта
fixdt(0,N,0) (по умолчанию) | выражение типа данных
Как Simulink интерпретирует биты в выход сигнале от FPGA. Можно явным образом задать типы выходных данных, использовать тип по умолчанию unscaled и unsigned или задать Inherit: auto наследование типа данных из контекста.
