Exponenta Banner

Реализация на устройстве

Сгенерируйте код и развертывайте однокристальные приложения на однокристальном устройстве

SoC Blockset™ экспортирует исходные проекты для ASIC, FPGA и систем на чипе (SoC) с помощью Xilinx® и Intel® инструменты проекта. Автоматически сгенерируйте аппаратный и программный код и выполните на однокристальном устройстве с помощью SoC Builder инструмента. Генерация кода требует HDL- Coder™, Embedded Coder®, или и то, и другое.

Инструменты

SoC BuilderПостроение, загрузка и выполнение модели SoC на платах SoC, FPGA и MCU
Memory MapperСконфигурируйте карту памяти для приложения SoC
Task MappingСопоставьте задачи в SoC с прерыванием стандартных программ обслуживания на аппаратной плате
Peripheral ConfigurationСопоставьте периферийные устройства в модели SoC с периферийными регистрами в MCU

Функции

socExportReferenceDesignЭкспорт пользовательского исходного проекта для HDL Workflow Advisor

Параметры конфигурации Simulink

Hardware Implementation Pane

Темы

Рабочие процессы генерации SoC

Выберите между инструментом SoC Builder и exportReferenceDesign функция для развертывания вашего проекта на однокристальном устройстве.

Сгенерируйте проект SoC

Сгенерируйте SoC- проекта и запустите его на SoC-устройстве с помощью инструмента SoC Builder.

Экспорт пользовательского исходного проекта из модели SoC

Используйте socExportReferenceDesign функция для экспорта пользовательского исходного проекта из модели SoC Blockset.

Генерация кода программных задач

Сопоставление между задачами в модели приложения SoC и потоками в сгенерированном коде.

Поддерживаемые Сторонние программы и оборудование

Поддержка версий сторонних программ.

Поиск и устранение проблем

Ошибка сборки, когда FPGA или модель процессора не обнаружена

Неподдерживаемый режим при генерации проекта SoC с помощью SoC Builder.

Связанная информация

Рекомендуемые примеры

Streaming Data from Hardware to Software

Потоковая передача данных с оборудования на программное обеспечение

Представляет систематический подход к проектированию пути данных между аппаратной логикой (FPGA) и встраиваемым процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встраиваемым процессором на устройствах на чипах (SoC), чтобы удовлетворить требования к пропускной способности, задержкам и обработке. Вы будете проектировать и моделировать все приложение, содержащее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач, чтобы соответствовать системным требованиям. Затем вы подтвердите проект на оборудовании, сгенерировав код из модели и реализовав на однокристальном устройстве.

Открытый пример
Packet-Based ADS-B Transceiver

Пакетный приемопередатчик ADS-B

Системы, основанные на пакетах, являются общими для беспроводной связи. Данные принимаются по эфиру и декодируются как дискретные пакетные данные на вычислительном устройстве. Для заданных системных требований трудно спроектировать систему и реализовать непосредственно на SoC, поскольку она часто включает длительные итерации отладки и интегрирования на оборудовании, поскольку аппаратные эффекты трудно учитывать во время проекта. В этом примере вы спроектируете основанное на пакетах приложение отслеживания самолетов на основе стандарта Automatic Dependent Surveillance Broadcast (ADS-B), разделенного между FPGA и встраиваемым процессором. В отличие от традиционных методов, вы будете симулировать проект приложения с интерфейсом памяти перед реализацией на оборудовании с помощью SoC Blockset, чтобы сократить время разработки. Затем вы подтвердите проект на оборудовании с помощью автоматически сгенерированного кода из модели.

Открытый пример
Export Custom Reference Design

Экспорт пользовательского исходного проекта

Экспорт пользовательского исходного проекта из модели SoC с помощью Blockset™ Soc socExportReferenceDesign функция. После создания пользовательского исходного проекта используйте инструмент HDL Workflow Advisor из HDL- Coder™, чтобы интегрировать ядро IP в исходный проект.

Открытый пример

Документация SoC Blockset

Поддержка