LTE Convolutional Encoder

Закодируйте двоичные выборки, используя сверточный алгоритм укуса хвоста

Библиотека:
Беспроводной HDL Toolbox/Обнаружение и коррекция ошибок

Описание

Блок LTE Convolutional Encoder реализует полиномы кодирования, заданные стандартом LTE TS 36.212 [1]. Сверточный код имеет ограниченную длину 7 и является хвостовым кусочком с 1/3 скорости кодирования и восьмиугольными полиномами G0 = 133, G1 = 171 и G2 = 165. Блок обеспечивает аппаратно оптимизированную архитектуру и интерфейс.

Этот блок использует интерфейс потоковой выборки с шиной для связанных сигналов управления. Этот интерфейс позволяет блоку работать независимо от формата кадра и легко соединяться с другими блоками Toolbox™ Wireless HDL. Блок принимает и возвращает значение, представляющее одну выборку, и шину, содержащую три сигнала управления. Эти сигналы указывают валидность каждой выборки и контуров системы координат. Чтобы преобразовать матрицу в поток сэмплирования и эти сигналы управления, используйте блок Frame To Samples или whdlFramesToSamples функция. Полное описание интерфейса см. в разделе Потоковый пример интерфейса.

Размер сообщения может изменяться динамически. Закодированные выходные биты для каждого входного бита возвращаются как вектор 3 на 1, [G0 G1 G2].

Блок принимает M + 5 циклов, чтобы закодировать систему координат с M выборками. Поэтому вы должны оставить M + 5 циклов ожидания между входными кадрами. Также можно использовать выход сигнала ctrl end. чтобы определить, когда блок готов к новому входу.

Эта форма волны показывает входу сообщение 40 выборок с 45 циклами простоя между системами координат. Данные выходы являются вектором трёх закодированных бит. Входная и выходная шины ctrl расширены, чтобы показать сигналы управления. start и end показать контуры кадра и valid определяет выборки данных.

Порты

Вход

расширить все

`data` - Входная выборка
скаляр

Входная выборка, заданная как двоичный скаляр. double и single поддерживаются для симуляции, но не для генерации HDL-кода.

Типы данных: single | double | Boolean | ufix1

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Сигналы управления, сопровождающие поток дискретизации, заданные как samplecontrol bus. Шина включает в себя start, end, и valid управляющие сигналы, которые указывают контуры системы координат и валидность выборок.

start - Указывает начало входного кадра
end - Указывает конец входного кадра
valid - Указывает, что данные входного data порта действительны

Для получения дополнительной информации см. Выборку шины управления.

Типы данных: bus

Выход

расширить все

`data` - Закодированная выборка
3 на 1 векторе-столбце

Закодированная выборка, возвращенный как вектор-столбец 3 на 1. Каждая закодированная выборка представлена тремя битами, по одному от каждого полинома энкодера.

Тип выходных данных соответствует типу входных данных.

Типы данных: single | double | Boolean | ufix1

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Управляющие сигналы, сопровождающие поток дискретизации, возвращаются как samplecontrol bus. Шина включает в себя start, end, и valid управляющие сигналы, которые указывают контуры системы координат и валидность выборок.

start - Указывает начало выходной системы координат
end - Указывает конец выходной системы координат
valid - Указывает, что данные выходного data порта действительны

Для получения дополнительной информации см. Выборку шины управления.

Типы данных: bus

Параметры

расширить все

`Maximum message length` - Максимальный размер входного кадра
1024 (по умолчанию) | положительное целое число

Максимальный размер входного кадра, заданный как положительное целое число от 6 до 2¹⁶. Этот параметр определяет необходимый объем памяти системы координат. Если вы не задаете степень двойки, блок использует следующую наибольшую степень двойки.

Если входной кадр больше указанной максимальной длины сообщения, блок возвращает предупреждение.

Примеры моделей

Convolutional Encode of Streaming Samples

Сверточное кодирование потоковых выборок

Используйте блок LTE Convolutional Encoder, чтобы закодировать данные и как сравнить удобный для аппаратного обеспечения проект с результатами из LTE Toolbox™. Рабочий процесс следует следующим шагам:

Совет

Вы не можете использовать этот блок внутри Enabled Subsystem или Resettable Subsystem.

Алгоритмы

расширить все

Блок реализует сверточный энкодер с хвостовым кусочком, как задано стандартом LTE TS 36.212 [1].

Эффективность

Эти данные о ресурсах и эффективности являются результатами синтеза сгенерированного HDL, нацеленного на Xilinx^® Zynq^®-7000 ZC706 платы. Реализация для максимального размера сообщения 1024 (по умолчанию). Проект достиг тактовой частоты 476,2 МГц.

Ресурс	Использование
LUT	79
LUTRAM	16
FFS	46
Блокируйте ОЗУ (16K)	0

Максимальный размер сообщения влияет на объем используемой оперативной памяти.

Ссылки

[1] 3GPP TS 36.212. «Мультиплексирование и канальное кодирование». 3rd Генерация Partnership Project; Группа технических спецификаций Radio Доступа Network; Evolved Universal Terrestrial Radio Access (E-UTRA). URL-адрес: https://www.3gpp.org.

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Этот блок поддерживает генерацию кода C/C + + для Simulink^® режимы Accelerator и Rapid Accelerator и для генерации компонентов DPI.

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

HDL Coder™ предоставляет дополнительные опции строения, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет одну архитектуру HDL по умолчанию.

Свойства блоков

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках вашего проекта. Распределённая конвейеризация не перераспределяет эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных этапов конвейера для вставки в сгенерированный код. Распределённая конвейеризация и ограниченная выходная конвейеризация могут перемещать эти регистры. Значение по умолчанию является `0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

LTE Convolutional Encoder

Описание

Порты

Вход

`data` - Входная выборка
скаляр

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Выход

`data` - Закодированная выборка
3 на 1 векторе-столбце

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

Параметры

`Maximum message length` - Максимальный размер входного кадра
1024 (по умолчанию) | положительное целое число

Примеры моделей

Сверточное кодирование потоковых выборок

Совет

Алгоритмы

Эффективность

Ссылки

Расширенные возможности

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Функции

Документация по Wireless HDL Toolbox

Поддержка

Документация

LTE Convolutional Encoder

Описание

Порты

Вход

data - Входная выборка скаляр

ctrl - Сигналы управления, сопровождающие поток выборок samplecontrol автобус

Выход

data - Закодированная выборка 3 на 1 векторе-столбце

ctrl - Сигналы управления, сопровождающие поток выборок samplecontrol автобус

Параметры

Maximum message length - Максимальный размер входного кадра 1024 (по умолчанию) | положительное целое число

Примеры моделей

Сверточное кодирование потоковых выборок

Совет

Алгоритмы

Эффективность

Ссылки

Расширенные возможности

Генерация кода C/C + + Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.

См. также

Блоки

Функции

Документация по Wireless HDL Toolbox

Поддержка

`data` - Входная выборка
скаляр

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

`data` - Закодированная выборка
3 на 1 векторе-столбце

`ctrl` - Сигналы управления, сопровождающие поток выборок
`samplecontrol` автобус

`Maximum message length` - Максимальный размер входного кадра
1024 (по умолчанию) | положительное целое число

Генерация кода C/C + +
Сгенерируйте код C и C++ с помощью Coder™ Simulink ®

Генерация HDL-кода
Сгенерируйте Verilog и VHDL код для FPGA и ASIC проектов с использованием HDL- Coder™.