Exponenta Banner

Simulink Cosimulation

HDL cosimulation с Simulink®

Блоки

HDL Cosimulation HDL Cosimulate проектирует путем соединения Simulink с симулятором HDL
To VCD FileСгенерируйте файл дампа изменений значения (VCD)

Приложения

Cosimulation WizardСгенерируйте блок cosimulation или Системный объект из существующих файлов HDL

Функции

развернуть все

nclaunchЗапустите и сконфигурируйте Тактовый сигнал Острые средства моделирования для использования с программным обеспечением HDL Verifier
vsimЗапустите и сконфигурируйте ModelSim для использования с HDL Verifier
hdlsimulinkЗагрузите инстанцированный модуль HDL для cosimulation с Острым Тактовым сигналом и Simulink
vsimulinkЗагрузите инстанцированный модуль HDL для cosimulation с ModelSim и Simulink
breakHdlSimВыполните stop команда в симуляторе HDL из MATLAB
pingHdlSimБлокируйте cosimulation, пока симулятор HDL не будет готов
tclHdlSimВыполните команду Tcl в средстве моделирования ModelSim или Остром

Темы

Запуск и связь

Настройте для HDL Cosimulation

К cosimulate ваш HDL-код с MATLAB® или проект Simulink, вы должны сначала:

Поддерживаемые инструменты EDA и оборудование

Список поддерживаемого стороннего программного обеспечения EDA и плат FPGA.

Запустите симулятор HDL для Cosimulation в Simulink

Настройте связь между симулятором HDL и Simulink.

Порты Сокета TCP/IP

Обеспечивает некоторое направление для выбора портов сокета TCP/IP.

Перекрестный сетевой Cosimulation

Предоставляет инструкции для выполнения cosimulation через локальную сеть.

Испытательный стенд

Начало работы с HDL Simulink Cosimulation

Этот пример проводит вас по основным шагам для подготовки приложения HDL Verifier™ с помощью Cosimulation Wizard в среде Simulink®.

Simulink как испытательный стенд

Обеспечивает введение в процесс для интеграции блоков HDL Verifier™ в проект Simulink.

Создайте испытательный стенд Cosimulation Simulink

Шаги, чтобы закодировать и запустить Simulink когда испытательный стенд cosimulation для использования с программным обеспечением HDL Verifier.

Проверьте модуль HDL с местом размещения Simulink Test

Шаги для подготовки сеанса HDL Verifier, который использует Simulink, чтобы проверить простой VHDL® модель.

Верификация Сгенерированного HDL-кода с Испытательным стендом Cosimulation (требует лицензии HDL Coder),

Сгенерируйте испытательный стенд и включите покрытие кода Используя HDL Workflow Advisor (HDL Coder)

Сгенерируйте испытательный стенд и покрытие кода для сгенерированного HDL-кода с помощью HDL Workflow Advisor.

Автоматическая верификация сгенерированного HDL-кода от Simulink

Проверьте сгенерированный HDL-код с помощью сгенерированной cosimulation модели.

Алгоритм компонента

Симуляция компонента с Simulink

Обеспечивает введение в процесс для интеграции блоков в проект Simulink.

Создайте модель Simulink для Cosimulation Компонента

Обеспечивает высокоуровневое представление шагов, вовлеченных в кодирование и выполнение Simulink когда компонент cosimulation для использования с программным обеспечением.

Cosimulation с Simulink

HDL Cosimulation

Программное обеспечение HDL Verifier состоит из функций MATLAB, Система MATLAB object™, и библиотека блоков Simulink, все из которых устанавливают линии связи между симулятором HDL и MATLAB или Simulink.

Выполнение Cosimulation

Следующие шаги после того, как вы генерируете функцию или блок, представляющий ваш модуль HDL.

Подготовьтесь импортировать HDL-код для Cosimulation

Подготовьтесь к cosimulation и выберите ли к cosimulate ваш HDL-код как функция, Системный объект или блок.

Импортируйте HDL-код для HDL блок Cosimulation

Сгенерируйте блок Simulink к cosimulate ваш HDL-код.

Запустите сеанс Cosimulation Simulink

Запустите свой испытательный стенд или алгоритм, включая cosimulation вашего модуля HDL.

Взаимодействие симулятора HDL

Масштабы времени симуляции

Представление времени симуляции значительно отличается между симулятором HDL и Simulink.

Синхронизируйте, сброс, и включите сигналы

Можно создать возрастающее ребро или часы ребра падения, сброс, или часы включают сигналы, которые применяют внутренние стимулы для модели под cosimulation.

Советы улучшения скорости симуляции

Обеспечивает предложения для оптимизации вашей cosimulation эффективности.

Поддерживаемые типы данных

Если ваше приложение HDL должно отправить данные о HDL в функцию MATLAB, вы, возможно, сначала должны преобразовать данные в тип, поддержанный MATLAB и программным обеспечением HDL Verifier.

Условия состязания в симуляторах HDL

Описывает способы избежать условий состязания в оборудовании cosimulations с программным обеспечением MATLAB и Simulink.

Запись изменений состояния сигнала для последующей обработки

Добавьте файл Дампа изменений значения (VCD)

Файл дампа изменений значения (VCD) регистрирует изменения в значениях переменных, таких как значения сигналов, в файле во время сеанса симуляции.

Визуально сравните сигналы Simulink с сигналами HDL

Руководства вы через основные шаги для добавления блока To VCD File к модели Simulink для использования с cosimulation.

Рекомендуемые примеры

Verify Viterbi Decoder Using HDL Cosimulation

Проверьте декодер Витерби Используя HDL Cosimulation

Используйте HDL Verifier™ в сочетании с Mentor Graphics ModelSim®/QuestaSim® или Тактовым сигналом Incisive®/Xcelium®, чтобы проверить HDL-код для Декодера Витерби фиксированной точки.

Открытый пример
Timescales: Absolute, Relative and Automatic

Масштабы времени: абсолютный, относительный и автоматический

Иллюстрирует различные настройки Timescale в блоке HDL Cosimulation и объясняет, как они влияют на временную зависимость Simulink® и симулятора HDL. Мы используем простую модель проверки четности Verilog, чтобы показать временную зависимость Simulink и симулятора HDL (ModelSim® или Incisive®) используемый для cosimulation.

Открытая модель
Frame-based Scrambler Using Communications Toolbox™

Основанный на системе координат скремблер Используя Communications Toolbox™

Иллюстрирует валидацию реализации HDL скремблера с 6 порядками. Скремблер используется в системах связи, чтобы рандомизировать переходы в переданном сигнале путем перестановки битов. Одна цель бороться состоит в том, чтобы уменьшать длину строк 0s или 1 с в переданном сигнале, поскольку длинная строка 0s или 1 с может вызвать проблемы синхронизации передачи. Скремблирование может также использоваться в качестве дешевого метода шифрования. Этот пример состоит из двух моделей. Первая модель (scrambler_frame) подтверждает реализацию HDL, и вторая модель (scrambler_fsk) использует скремблер HDL в качестве части канала связи.

Batch Mode Cosimulation of Manchester Receiver

Пакетный режим Cosimulation приемника манчестерского кода

Иллюстрирует использование MATLAB®, чтобы запустить симулятор HDL в пакетном режиме и выполнении cosimulation с Simulink® с помощью блока HDL Verifier™ HDL Cosimulation.

Manchester Receiver (Absolute Time Mode)

Приемник манчестерского кода (абсолютный режим времени)

Верификация Манчестерского энкодера с помощью HDL Verifier с Simulink. Манчестерское кодирование является простой схемой модуляции, которая преобразует основополосные цифровые данные в закодированную форму волны без компонента DC. Наиболее широко известное приложение этого метода является Ethernet.

Manchester Receiver Using Communications Toolbox

Приемник манчестерского кода Используя Communications Toolbox

Верификация Манчестерского энкодера. Манчестерское кодирование является простой схемой модуляции, которая преобразует основополосные цифровые данные в закодированную форму волны без компонента DC. Наиболее широко известное приложение этого метода является Ethernet.

Открытая модель
Manchester Receiver Using Multiple Cosimulation Blocks

Приемник манчестерского кода Используя несколько блоков Cosimulation

Симулирует цифровой приемник закодированных данных Манчестера. Манчестерское кодирование является простой схемой модуляции, которая преобразует основополосные цифровые данные в закодированную форму волны без компонента DC. Наиболее широко известное приложение этого метода является Ethernet.

Manchester Receiver Using Mixed Design (Verilog and VHDL)

Приемник манчестерского кода Используя смешанный проект (Verilog и VHDL)

Верификация Манчестерского энкодера с помощью смешанных языков HDL, VHDL и Verilog. Манчестерское кодирование является простой схемой модуляции, которая преобразует основополосные цифровые данные в закодированную форму волны без компонента DC. Наиболее широко известное приложение этого метода является Ethernet.

Sobel Edge Detection Algorithm with Computer Vision Toolbox

Алгоритм обнаружения ребра Sobel с Computer Vision Toolbox

Нисходящая методология проектирования применилась к Алгоритму обнаружения Ребра Sobel.

Relating HDL Clocks and Resets with Simulink Sample Times

Связь часов HDL и сброса с шагами расчета Simulink

Иллюстрирует отношение шагов расчета Simulink® к часам HDL и сбросу при помощи HDL Verifier™ к cosimulate простой синхронный модуль проверки четности Verilog. Пример также содержит следующее: Объясняет, как разовые дельтой итерации в симуляторе HDL (ModelSim® или Incisive®) могут влиять на результаты cosimulation

Открытая модель
FPGA Based Cell-Averaging Constant False Alarm Rate (CA-CFAR) Detector - Algorithm Design and HDL Code Generation

Основанный на FPGA составляющий в среднем ячейку постоянный ложный сигнальный уровень (CA-CFAR) детектор - проект алгоритма и генерация HDL-кода

Спроектируйте FPGA готовый к реализации детектор CA-CFAR.

FPGA Based Monopulse Technique Workflow: Part 2 - Code Generation

Основанный на FPGA моноимпульсный рабочий процесс метода: часть 2 - генерация кода

Разработайте моноимпульсный метод, чтобы выполнить цифровое понижающее преобразование (Часть 2).

Документация HDL Verifier

Поддержка