Класс: hdlcoder. ReferenceDesign
Пакет: hdlcoder
Добавьте и задайте ведомый интерфейс AXI4
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,Name,Value)
addAXI4SlaveInterface('InterfaceConnection',ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space,Name,Value)
addAXI4SlaveInterface('InterfaceConnection', добавляет и задает интерфейс AXI4 для исходного проекта Altera® или интерфейс AXI4 или AXI4-Lite для исходного проекта Xilinx® ISE.ref_design_port,'BaseAddress',base_addr)
addAXI4SlaveInterface('InterfaceConnection', добавляет и задает интерфейс AXI4 или AXI4-Lite для исходных проектов Xilinx Vivado®.ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space)
addAXI4SlaveInterface('InterfaceConnection', добавляет и задает интерфейс AXI4 для исходного проекта Altera или интерфейс AXI4 или AXI4-Lite для исходного проекта ISE Xilinx, с дополнительными опциями, заданными одним или несколькими аргументами пары ref_design_port,'BaseAddress',base_addr,Name,Value)Name,Value.
addAXI4SlaveInterface('InterfaceConnection', добавляет и задает интерфейс AXI4 или AXI4-Lite для исходных проектов Xilinx Vivado, с дополнительными опциями, заданными одним или несколькими аргументами пары ref_design_port,'BaseAddress',base_addr,'MasterAddressSpace',master_addr_space,Name,Value)Name,Value.
Укажите необязательные аргументы в виде пар ""имя, значение"", разделенных запятыми. Имя (Name) — это имя аргумента, а значение (Value) — соответствующее значение. Name должен появиться в кавычках. Вы можете задать несколько аргументов в виде пар имен и значений в любом порядке, например: Name1, Value1, ..., NameN, ValueN.
InterfaceType — Интерфейсный тип{'AXI4-Lite','AXI4'} (значение по умолчанию) | 'AXI4' | 'AXI4-Lite'Тип интерфейсной связи, заданной как character vector или cell array векторов символов.
Пример: 'InterfaceType','AXI4-Lite' задает связь типа интерфейса 'AXI4–Lite'.
InterfaceID — 'interfaceName' {'AXI4-Lite','AXI4'} (значение по умолчанию) | вектор символовИмя интерфейса, заданного как вектор символов. Когда вы обеспечиваете InterfaceID, InterfaceType должен быть установлен или в 'AXI4' или в 'AXI4–Lite'.
Пример: 'InterfaceID','MyAXI4','InterfaceType','AXI4' задает интерфейсное имя как 'MyAXI4' и интерфейсный тип как 'AXI4'.
IDWidth — Ширина сигналов ID12 (значение по умолчанию) | положительное целое числоШирина всех сигналов ID, таких как AWID, WID, ARID и RID, заданный как положительное целое число. Это свойство позволяет вам задать количество Основных интерфейсов AXI, с которыми вы хотите, чтобы ведомый интерфейс AXI4 в HDL ядро IP DUT соединился. Значением по умолчанию является 12, который позволяет вам соединить ядро IP HDL с одним интерфейсом AXI Master. Чтобы соединить ядро IP с несколькими Основными интерфейсами AXI, увеличьте IDWidth. Ширина ID специфична для инструмента.
Пример: 'IDWidth','13' может указать, что вы хотите, чтобы ядро IP соединилось с двумя Основными интерфейсами AXI в исходном проекте.
Прежде, чем запустить этот метод, необходимо запустить метод hdlcoder.ReferenceDesign.addClockInterface.
Метод addAXI4SlaveInterface является дополнительным. Можно задать собственный исходный проект без ведомого интерфейса AXI4.
Чтобы соединить ядро IP HDL для вашего DUT к нескольким Основным интерфейсам AXI в исходном проекте, используйте свойство IDWidth этого метода. Чтобы узнать больше, смотрите, Задают Несколько Основных Интерфейсов AXI в Исходных проектах, чтобы получить доступ к Ведомому Интерфейсу DUT AXI4.
hdlcoder.ReferenceDesign | hdlcoder.ReferenceDesign.addClockInterface