Exponenta Banner

Платформа Xilinx Zynq

Сгенерируйте и разверните HDL-код и встроенное программное обеспечение на платформе Xilinx® Zynq®-7000

HDL Coder™ может сгенерировать ядро IP, интегрировать его в ваш проект EDK и программировать оборудование Zynq. Используя Embedded Coder®, можно сгенерировать и создать встроенное программное обеспечение и запустить его на процессоре ARM®. Смотрите Рабочий процесс Элемента кода аппаратного программного обеспечения для Платформ SoC.

Чтобы развернуть ваш проект на оборудовании Zynq, необходимо установить Пакет Поддержки HDL Coder для Платформы Xilinx Zynq. Дополнительные сведения см. в HDL Coder Поддерживаемые аппаратные средства.

Классы

hdlcoder.BoardОбъект регистрации плат, который описывает SoC пользовательская плата
hdlcoder.ReferenceDesignРегистрационный объект исходного проекта, который описывает исходный проект SoC
hdlcoder.WorkflowConfigСконфигурируйте рабочие процессы развертывания и генерация HDL-кода

Темы

Образцовый проект для ведомой интерфейсной генерации AXI4

Как разработать вашу модель для AXI4 или AXI4-облегченные интерфейсы для скалярных или векторных портов и считать назад значения.

Образцовый проект для AXI4-потоковой генерации интерфейса

Как разработать вашу модель для AXI4-потокового вектора, или скаляр соединяют интерфейсом с генерацией

Образцовый проект для AXI4-потоковой генерации видеоинтерфейса

Как разработать вашу модель для генерации ядра IP с AXI4-потоковыми видеоинтерфейсами

Образцовый проект для основной интерфейсной генерации AXI4

Описание Основного протокола AXI4, и как можно разработать модель для генерации ядра IP с AXI4-основными интерфейсами.

Целевые Советы FPGA программы или устройства SoC

Как программировать целевое Оборудование Intel или Xilinx

Отладьте ядро IP Используя сбор данных FPGA

Этот пример показывает, как отладить сгенерированное Ядро IP HDL Coder использование функции Сбора данных FPGA HDL Verifier.

Сопутствующая информация

Поиск и устранение проблем

Разрешите отказы синхронизации в генерации ядра IP и рабочих процессах ввода-вывода FPGA Simulink Real-Time

Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.

Популярные примеры

Getting Started with Hardware-Software Co-Design Workflow for Xilinx Zynq Platform

Начало работы с рабочим процессом элемента кода аппаратного программного обеспечения для платформы Xilinx Zynq

Используйте HDL Coder™, чтобы сгенерировать пользовательское ядро IP HDL, которое мигает светодиодами на оценочном комплекте Xilinx® Zynq® ZC702 и показывает, как использовать Embedded Coder®, чтобы сгенерировать код С, который работает на процессоре ARM®, чтобы управлять частотой мигания LED.

Открыть скрипт
Getting Started with Hardware-Software Co-Design Workflow for Xilinx Zynq UltraScale+ MPSoC Platform

Начало работы с рабочим процессом элемента кода аппаратного программного обеспечения для Xilinx Zynq UltraScale + платформа MPSoC

Используйте программное обеспечение HDL Coder™, чтобы сгенерировать пользовательское ядро IP HDL, которое мигает светодиодами на оценочном комплекте Xilinx® Zynq UltraScale + MPSoC ZCU102 и показывает, как использовать Embedded Coder®, чтобы сгенерировать код С, который работает на процессоре ARM®, чтобы управлять частотой мигания LED.

Открыть скрипт
Getting Started with AXI4-Stream Interface in Zynq Workflow

Начало работы с AXI4-потоковым интерфейсом в рабочем процессе Zynq

Используйте интерфейс AXI4-Stream, чтобы включить скоростную передачу данных между процессором и FPGA на оборудовании Zynq.

Открыть скрипт
Getting Started with AXI4-Stream Video Interface in Zynq Workflow

Начало работы с AXI4-потоковым видеоинтерфейсом в рабочем процессе Zynq

Используйте AXI4-потоковый Видеоинтерфейс, чтобы включить скоростную потоковую передачу видео на сгенерированном ядре IP HDL.

Открыть скрипт
Performing Large Matrix Operation on FPGA using External Memory

Выполнение Большой Операции над матрицей на FPGA с помощью Внешней памяти

Как к:

Открыть скрипт
Running an audio filter on live audio input using a Zynq board

Выполнение аудиофильтра на живом аудиовходе с помощью платы Zynq

В этом примере мы иллюстрируем как к:

Открыть скрипт
Debug a Zynq Design Using HDL Coder and Embedded Coder

Отладьте проект Zynq Используя HDL Coder и Embedded Coder

Отладьте проект Zynq с помощью функций Embedded Coder® и HDL Coder™.

Открыть скрипт
Документация HDL Coder
Поддержка