Госконтроль

Задайте синхронный сброс и включите поведение для блоков с состоянием

Библиотека

HDL Coder™ / Подсистемы HDL

Описание

Используйте блок State Control, чтобы переключить поведение подсистемы между поведением симуляции Simulink® по умолчанию и синхронным аппаратным поведением симуляции.

  • Для поведения симуляции Simulink по умолчанию, набор State control к Classic. Поведение симуляции в режиме Classic эквивалентно, когда вы не используете блок State Control в подсистеме.

  • Для синхронного аппаратного поведения симуляции, набор State control к Synchronous. Блок State Control в режиме Synchronous улучшает поведение симуляции HDL блоков с состоянием или блоков, которые сбросили или включают порты. Когда используют режим Synchronous блока, сгенерированный HDL-код использует меньше аппаратных ресурсов, и поведение симуляции Simulink тесно совпадает с тем из цифрового оборудования.

Смотрите синхронное поведение подсистемы с блоком Госконтроля.

Параметры

State control

Задайте, использовать ли синхронную или классическую семантику. Значением по умолчанию является Synchronous.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию. HDL Coder не генерирует HDL-код, характерный для блока State Control. То, как вы устанавливаете блок State Control, влияет на другие блоки в подсистеме, которые имеют состояние.

Ограничения

Ограничения уровня подсистемы

  • Условные подсистемы с помощью классической семантики не могут иметь подсистем с синхронной семантикой в них.

  • Вы не можете сгладить синхронную подсистему в классическую систему.

  • Условные подсистемы должны быть одним уровнем, когда вы используете блок State Control в синхронном режиме.

  • Синхронная Enabled Подсистема не может содержать подсистемы сброса или порт параметра сброса. Например, у вас не может быть блока Delay с внешним портом сброса в подсистеме.

  • Все подсистемы действия соединились с тем, Если и Случай Переключателя блоки должны иметь ту же семантику, или классическую или синхронную.

  • Эти блоки не поддержаны в синхронном режиме:

Ограничения образцового уровня

  • Сигналы переменного размера не поддержаны с синхронной семантикой.

  • Синхронная семантика не распространяет через образцовые контуры. Если ваша родительская модель имеет синхронную семантику, любой модели, на которую ссылаются, нужно было задать синхронную семантику явным образом. На корневом уровне каждой модели, на которую ссылаются добавьте блок State Control с набором параметра State control к Synchronous.

Поддерживаемые блочные режимы

Следующие ограничения применяются к блокам в синхронном режиме:

  • Блок Delay: Когда вы имеете внешний порт сброса, устанавливаете External reset на Level hold.

  • Метод ssSetStateSemanticsClassicAndSynchronous должен быть установлен в true.

  • График Stateflow®: установите State Machine Type на Moore.

  • Блок MATLAB function:

    • У вас не может быть Системных объектов в блоке MATLAB function.

    • Если вы используете непрямое сквозное соединение в блоке MATLAB function, не программируйте выходные параметры, чтобы полагаться на входные параметры, или обновил персистентные переменные. Блок MATLAB function должен управлять выходными параметрами от персистентных переменных.

      Чтобы использовать непрямое сквозное соединение, в Портах и Менеджере данных, снимают флажок Allow direct feedthrough. Смотрите Использование Непрямое Сквозное соединение в блоке MATLAB function (Simulink).

Неподдерживаемые блоки

Следующие блоки не позволены в синхронном режиме:

  • Набор единичной задержки блокируется в подбиблиотеке Additional Math & Discrete> Additional Discrete в Simulink, таком как Единичная задержка Восстановленная и Единичная задержка Внешние блоки IC

  • Блоки Simulink с набором Input processing к Columns as channels (frame based), где этот параметр применяется.

  • Непрерывные блоки времени и блоки с непрерывным уровнем

  • Интегратор дискретного времени с портом сброса

  • Из рабочей области

  • Триггер

  • Фильтр LMS

  • БПФ ресурса минимума HDL

  • Блокировщик DC

  • Генератор последовательности PN

  • Сверточный Interleaver и сверточный Deinterleaver

  • Общий мультиплексированный Interleaver и общий мультиплексированный Deinterleaver

  • Сверточный энкодер и декодер Витерби

  • Выборка и содержит

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Введенный в R2016a