Exponenta Banner

Подсистемы HDL и RAM HDL

Simulink® блокируется в библиотеках HDL Subsystems и HDL RAMs, поддержанных для генерации HDL-кода

Эта библиотека содержит набор блоков в подбиблиотеке HDL Subsystems и подбиблиотеке HDL RAMs библиотеки блоков HDL Coder.

Библиотека HDL Subsystems обеспечивает оптимизированные HDL блоки, что образцовый синхронный сброс и включает поведение. Используйте блок State Control в подсистеме, или позволил подсистеме разработать, моделировать, и сгенерировать благоприятный для оборудования HDL-код для синхронных систем. Если вам установили HDL Coder™, можно сгенерировать HDL-код от этих систем.

Библиотека HDL RAMs обеспечивает блоки, которые эффективно сопоставляют с блоками RAM на целевом компьютере после генерации HDL-кода. Эта библиотека содержит основанные на подсистеме блоки RAM, такие как Двухпортовый RAM и система hdl.RAM основанные на объектах блоки, такие как Двухпортовая Система RAM.

Функции

hdllibОтобразите блоки, которые совместимы с генерацией HDL-кода

Параметры конфигурации Simulink

Блоки

развернуть все

State ControlЗадайте синхронный сброс и включите поведение для блоков с состоянием
Synchronous SubsystemПредставляйте подсистему, которая имеет синхронный сброс, и включите поведение
Enabled Synchronous SubsystemПредставляйте включенную подсистему, которая имеет синхронный сброс, и включите поведение
Resettable Synchronous SubsystemПредставляйте восстановленную подсистему, которая имеет синхронный сброс, и включите поведение
Dual Port RAMДвухпортовый RAM с двумя выходными портами
Dual Port RAM SystemДвухпортовый блок RAM на основе hdl. Системный объект RAM со способностью обеспечить начальное значение
Dual Rate Dual Port RAMДвухпортовый RAM, который поддерживает два уровня
HDL FIFOПоследовательность хранилищ входных выборок в методе "первым пришел - первым вышел" (FIFO) регистр
Simple Dual Port RAMДвухпортовый RAM с одним выходным портом
Simple Dual Port RAM SystemПростой блок Dual Port RAM на основе hdl. Системный объект RAM со способностью обеспечить начальное значение
Single Port RAMОдин порт RAM
Single Port RAM SystemОдин блок Port RAM на основе hdl. Системный объект RAM со способностью обеспечить начальное значение

Темы

Синхронное поведение подсистемы с блоком Госконтроля

Что является Блоком Госконтроля и как делает он генерирует более чистый HDL-код

Отображение RAM для моделей Simulink

Отображение RAM для блоков Simulink

Популярные примеры

Using the State Control block to generate more efficient code with HDL Coder™

Используя блок State Control, чтобы сгенерировать более эффективный код с HDL Coder™

Используйте блок State Control, чтобы сгенерировать благоприятный для оборудования HDL-код с помощью HDL Coder.

Открыть скрипт
Resettable Subsystem Support in HDL Coder™

Восстановленная поддержка подсистемы в HDL Coder™

Используйте восстановленные подсистемы в HDL Coder.

Открыть скрипт
Getting Started with RAM and ROM in Simulink®

Начало работы с RAM и ROM в Simulink®

Используйте ресурсы RAM в своем проекте FPGA с помощью HDL Coder™.

Открыть скрипт
Документация HDL Coder
Поддержка