HDL Coder™ может сгенерировать ядро IP, интегрировать его в ваш проект Qsys и программировать оборудование Intel. Используя Embedded Coder®, можно сгенерировать и создать встроенное программное обеспечение и запустить его на процессоре ARM®. Смотрите Рабочий процесс Элемента кода аппаратного программного обеспечения для Платформ SoC.
Чтобы развернуть ваш проект в устройство Intel SoC, необходимо установить Пакет Поддержки HDL Coder для Устройств Intel SoC. Дополнительные сведения см. в HDL Coder Поддерживаемые аппаратные средства.
Проект модели для ведомой интерфейсной генерации AXI4
Как спроектировать вашу модель для AXI4 или AXI4-облегченные интерфейсы для скаляра, векторных портов, соединяют шиной типы данных, и считать назад значения.
Проект модели для AXI4-потоковой генерации интерфейса
Как спроектировать вашу модель для AXI4-потокового вектора, или скаляр соединяют интерфейсом с генерацией.
Проект модели для основной интерфейсной генерации AXI4
Описание Основного протокола AXI4, и как можно спроектировать модель для генерации ядра IP с AXI4-основными интерфейсами.
Целевые Советы FPGA программы или устройства SoC
Как программировать целевое Оборудование Intel или Xilinx.
Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.
