Можно сгенерировать файл программирования FPGA и интерфейс Simulink Real-Time FPGA I/O для развертывания на плате Speedgoat. Смотрите Рабочий процесс Генерации Ядра IP для Программируемых Simulink Модулей ввода-вывода Speedgoat.
Рабочий процесс генерации ядра IP для программируемых Simulink модулей ввода-вывода Speedgoat
Используйте рабочий процесс Генерации Ядра IP с модулями ввода-вывода Speedgoat и встройте ядро IP в исходный проект.
Целевые Советы FPGA программы или устройства SoC
Как программировать целевое Оборудование Intel или Xilinx.
Сгенерируйте подсистему интерфейса Simulink Real-Time для Simscape двухуровневая модель конвертера
Сгенерируйте модель интерфейса HDL-код и Simulink Real-Time из моделей Simscape™.
Поддержка FPGA Speedgoat с HDL Workflow Advisor
Реализация алгоритмов Simulink на FPGAs на борту модулей ввода-вывода FPGA Speedgoat.
Разрешите отказы синхронизации в шаге Потока битов FPGA Сборки Рабочего процесса Генерации Ядра IP или Рабочего процесса ввода-вывода FPGA Simulink Real-Time для Находящихся в Vivado Советов.