развернуть все
Параметры, отображаемые в разделе «Hardware Information», отражают выбранные параметры при создании блока моделирования FIL из подсистемы. Эти параметры являются только информационными.
Подключение: Ethernet или PCI Express ®. Некоторые платы могут использовать только один тип соединения или другой; с другими платами можно использовать любое соединение. MAC-адрес и IP-адрес платы конфигурируются при генерации блока.
Плата: Марка и модель платы FPGA. Для получения информации о поддерживаемых платах см. раздел Поддерживаемые устройства FPGA для проверки FPGA.
Часть FPGA: Идентификационный номер микросхемы.
Файл проекта FPGA: расположение файла проекта FPGA, созданного для проекта.
Для загрузки созданного файла программирования FPGA в FPGA установите параметры в файле программирования FPGA. Этот шаг необходим перед запуском моделирования FIL. См. раздел Загрузка файла программирования в FPGA.
Чтобы настроить параметры скорости передачи данных, задайте параметры в группе Параметры среды выполнения.
На панели Signal Attributes (Атрибуты сигнала) для каждого выходного порта можно настроить время выборки и тип данных. Направление и битовая ширина сигналов, а также время выборки и тип данных входных портов являются только информационными.
Файл программирования FPGA
File name - Расположение файла программирования
последовательность
Расположение файла программирования FPGA, созданного для проекта. Чтобы загрузить эту конструкцию в FPGA для моделирования, щелкните Загрузить (Load).
Overclocking factor - Частота дискретизации FPGA относительно синхросигнала Simulink
1 (по умолчанию) | целое число
Отношение тактовой частоты FPGA к тактовой частоте Simulink. Тактовые импульсы FPGA многократно отсчитывают входы FPGA для каждого временного интервала Simulink.
Output frame size - Объем данных, возвращенных Simulink
Inherit: auto (по умолчанию)
Выходные сигналы возвращаются в виде векторов столбцов размера по 1 выходного кадра. Увеличение размера кадра может ускорить моделирование за счет сокращения времени связи между Simulink и платой FPGA.
Обратите внимание на следующие ограничения на размер кадра:
Размер входного кадра должен быть целым числом, кратным размеру выходного кадра.
Размер выходного кадра должен быть меньше размера входного кадра.
Размер входного кадра и размер выходного кадра не могут изменяться во время моделирования.
Sample Time - Время выборки каждого порта
Inherit: Inherit via internal rule (по умолчанию)
Явно установить время выборки для выходных сигналов или использовать Inherit: Inherit via internal rule. Внутреннее правило состоит в том, чтобы установить время выходной выборки равным времени входной базовой выборки, деленному на коэффициент масштабирования.
Data type - Тип данных каждого порта
fixdt(0,N,0) (по умолчанию) | выражение типа данных
Как Simulink интерпретирует биты в выходном сигнале от FPGA. Можно явно задать типы выходных данных, использовать тип по умолчанию без масштабирования и без знака или указать Inherit: auto для наследования типа данных из контекста.
