Как MATLAB ® может использоваться в качестве тестового стенда для HDL-компонента. Мы скомпилируем HDL фильтр нижних частот, а затем протестируем его с помощью matlabtb.

Иллюстрирует запуск ModelSim ® или Incisive ® Симулятор HDL в пакетном режиме для тестирования HDL-компонента с помощью испытательного стенда MATLAB ®. В этой демонстрации мы компилируем HDL-фильтр lowpass, разработанный и сгенерированный с помощью Coder™ Filter Design HDL, а затем тестируем его ответ с помощью функции HDL Verifier™ matlabtb. Вся косимуляция выполняется в пакетном режиме.

В этих примерах показано, как MATLAB ® может использоваться для реализации компонента фильтра, используемого в модели. Пример компилирует генератор VHDL/Verilog, задает компонент фильтра, который моделируется с помощью MATLAB, и запускает симуляцию HDL. Этот пример требует временной директории, чтобы сгенерировать рабочий проект ModelSim VHDL или Incisive Verilog. После создания HDL-проекта этот пример запускает Симулятор HDL (для этого требуется доступ к ModelSim/Incisive из командной строки). Этот пример использует общую память для завершения ссылки и поэтому требует, чтобы симулятор HDL находился на том же компьютере, что и MATLAB. После компиляции проекта симуляция может быть запущена из ModelSim/Incisive.

В примере Приемник Манчестерского Кода показано, как использовать HDL- Verifier™ для разработки, тестирования и проверки модели VHDL Manchester Receiver с возможностями восстановления часов.

MODSIMSPECDISP показывает, как MATLAB ® может использоваться для реализации VHDL-компонента, который используется для отображения спектра сигнала от проекта VHDL в ModelSim ®. Этот пример компилирует источник VHDL, содержащий скачкообразную перестройку частоты синусоиды подачи lowpass фильтра, и задает компонент отображения спектра в MATLAB. Компонент MATLAB буферизует свои входы в системы координат 128 выборок и отображает спектры нефильтрованных и фильтрованных сигналов во время симуляции. Этот пример требует временной рабочей директории, чтобы сгенерировать рабочий проект ModelSim VHDL. После создания проекта VHDL этот пример запускает ModelSim (для этого требуется доступ к ModelSim из командной строки). Этот пример использует общую память для завершения ссылки и поэтому требует, чтобы ModelSim находился на том же компьютере, что и MATLAB. После компиляции проекта симуляция может быть выполнено из ModelSim.