Оптимизация

Использование ресурса, тактовая частота, область чипа, задержка

Filter Design HDL Coder™ предоставляет опции оптимизации фильтра, чтобы улучшить скорость или площадь аппаратной реализации сгенерированного HDL-кода. Реализация фильтра по умолчанию является полностью параллельной архитектурой с включенными множителями. Используйте эти оптимизации, чтобы изменить реализацию вашего фильтра в HDL:

Функции

hdlfilterdainfoРаспределенная арифметическая информация для архитектур фильтров
hdlfilterserialinfoИнформация о последовательных разделах для архитектур фильтров

Свойства

HDL Optimization PropertiesОптимизируйте скорость или площадь сгенерированного HDL-кода

Темы

Скорость по сравнению с компромиссами в районе

Задает параллельные, последовательные, частично последовательные и каскадные архитектуры для фильтров. Узнайте об оптимизационных компромиссах, вытекающих из этих вариантов.

Распределенная арифметика для конечная импульсная характеристика

Используйте распределенную арифметику, чтобы достичь эффективной схемы умножения-накопления для конечная импульсная характеристика.

Опции архитектуры для каскадных фильтров

Опции архитектуры для каскадных фильтров: последовательные, распределенные арифметические и параллельные.

Оптимизация CSD для коэффициентных умножителей

Используйте каноническую цифру со знаком (CSD) или факторизованные методы CSD для оптимизации операций умножения.

Улучшение эффективности фильтра с помощью конвейеризации

Оптимизируйте свой сгенерированный код фильтра для скорости путем генерации регистров конвейера.

Общая оптимизация кода HDL-фильтра

Глобальная оптимизация и обработка числовых различий между оптимизированным HDL-кодом и оригинальным проектом.

Оптимизированный конечная импульсная характеристика

Разработайте оптимизированный конечная импульсная характеристика, сгенерируйте код Verilog для фильтра и проверьте код Verilog с помощью сгенерированного испытательного стенда.

Рекомендуемые примеры

Для просмотра документации необходимо авторизоваться на сайте