Exponenta Banner
exponenta event banner

Модули ввода-вывода FPGA в режиме реального времени Simulink

Создание и развертывание кода HDL на модулях ввода/вывода Simulink ® Real-Time™ FPGA (требуется Simulink в реальном времени)

Можно создать файл программирования FPGA и интерфейс ввода-вывода Simulink Real-Time FPGA для развертывания на плате Speedgoat. См. Рабочий процесс создания IP Core для модулей ввода-вывода, программируемых Simulink Speedgoat.

Классы

развернуть все

hdlcoder.BoardОбъект регистрации платы, описывающий пользовательскую плату SoC
hdlcoder.WorkflowConfigНастройка рабочих процессов создания и развертывания кода HDL
hdlcoder.ReferenceDesignОбъект регистрации ссылочного проекта, описывающий ссылочный проект SoC

Функции

развернуть все

socExportReferenceDesignЭкспорт пользовательской ссылочной конструкции для помощника по рабочим процессам HDL
addExternalIOInterfaceОпределение внешнего интерфейса ввода-вывода для объекта платы
addExternalPortInterfaceОпределение внешнего интерфейса порта для объекта платы
addInternalIOInterfaceДобавление и определение внутреннего интерфейса ввода-вывода между сгенерированным ядром IP и существующими ядрами IP
addAXI4MasterInterfaceДобавление и определение главного интерфейса AXI4
addAXI4SlaveInterfaceДобавление и определение подчиненного интерфейса AXI4
addAXI4StreamInterfaceДобавить интерфейс AXI4-Stream
addAXI4StreamVideoInterfaceДобавить AXI4-Stream видеоинтерфейс
addClockInterfaceДобавление интерфейса синхронизации и сброса
addCustomEDKDesignУкажите файл проекта Xilinx EDK MHS
addCustomQsysDesignУкажите файл проекта Altera Qsys
addCustomVivadoDesignУкажите файл Tcl проекта экспортируемого блока Xilinx Vivado
addIPRepositoryВключение IP-модулей из папки репозитория IP-адресов в пользовательский эталонный проект
addParameterДобавление и определение пользовательских параметров для ссылочной конструкции
validateReferenceDesignПроверка значений свойств в ссылочном объекте конструкции
validateBoardПроверка значений свойств в объекте платы

Темы

Рабочий процесс создания IP-ядра для модулей ввода-вывода, программируемых Simulink Speedgoat

Используйте рабочий процесс создания IP Core с модулями ввода-вывода Speedgoat и вставьте ядро IP в эталонную конструкцию.

Целевые программные платы FPGA или устройства SoC

Программирование целевого аппаратного обеспечения Intel или Xilinx.

Создание подсистемы интерфейса Simulink в реальном времени для модели двухуровневого преобразователя Simscape

Создание кода HDL и модели интерфейса Simulink в реальном времени из Simscape™ моделей.

Поддержка Speedgoat FPGA с помощью консультанта по рабочим процессам HDL

Реализация алгоритмов Simulink на FPGA на системных модулях ввода-вывода FPGA Speedgoat.

Связанная информация

Поиск неисправностей

Устранение сбоев синхронизации в рабочих процессах ввода-вывода FPGA в режиме реального времени и генерации IP Core и Simulink

Устраните ошибки синхронизации на этапе создания Bitstream FPGA рабочего процесса генерации IP Core или рабочего процесса ввода-вывода FPGA Simulink в реальном времени для плат на базе Vivado.

Характерные примеры

FPGA Programming and Configuration on Speedgoat Simulink-Programmable I/O Modules

Программирование и конфигурирование FPGA на модулях ввода-вывода Simulink-Speedgoat

Выберите и запустите процесс генерации и синтеза кода HDL для целевого устройства Speedgoat.

Открыть сценарий
Deploy Simscape Buck Converter Model to Speedgoat IO Module Using HDL Workflow Script

Развертывание модели конвертера Simscape Buck в модуле ввода-вывода Speedgoat с использованием сценария рабочего процесса HDL

Развертывание конвертера пакетов, смоделированного в модулях ввода-вывода Simscape и Speedgoat, с использованием сценария рабочего процесса HDL.

Открыть сценарий
Hardware-in-the-Loop Implementation of Simscape Model on Speedgoat FPGA I/O Modules

Аппаратная реализация модели Simscape в модулях ввода-вывода FPGA Speedgoat

Синтезируйте и генерируйте битовый поток FPGA из Simscape™ модели полуволнового выпрямителя и загружайте битовый поток в Speedgoat FPGA I/O 334-325K target для реализации аппаратного обеспечения в цикле (HIL).

Открыть сценарий

Документация по кодеру HDL

Поддержка