В MATLAB ® можно создать собственный эталонный дизайн и использовать HDL Coder™ для интеграции IP-ядра в эталонный дизайн.
Система регистрации платы и эталонного проекта
Система определения и регистрации плат и эталонных проектов.
Регистрация пользовательской платы
Определите интерфейс и атрибуты пользовательской платы SoC. После определения платы ее можно настроить с помощью рабочего процесса генерации IP Core в помощнике по рабочим процессам HDL.
Регистрация пользовательского ссылочного проекта
Определите интерфейс и атрибуты пользовательского ссылочного проекта SoC. После определения и регистрации эталонного проекта его можно настроить с помощью рабочего процесса генерации IP-ядра в помощнике по рабочим процессам HDL.
Узнайте, как определить пользовательские параметры и пользовательские функции обратного вызова для пользовательской ссылочной конструкции.
Динамическая адаптация ссылочной конструкции на основе параметров ссылочной конструкции
Узнайте, как динамически настраивать ссылочную конструкцию с помощью CustomizeReferenceDesignFcn способ.
Определение и добавление IP-репозитория в пользовательский эталонный проект
Узнайте, как можно создать IP-репозиторий и добавить IP-модули в репозитарий к пользовательскому эталонному дизайну.
Узнайте, как можно указать несколько главных интерфейсов AXI в пользовательском справочном проекте для доступа к IP AXI4 подчиненному интерфейсу HDL DUT.
Произведите IP ядро HDL с несколькими, AXI4-текут и основные интерфейсы AXI4
Узнайте, как можно сопоставить порты DUT с несколькими интерфейсами AXI4-Stream, AXI4-Stream Video и AXI4 Master.
Экспорт пользовательского ссылочного проекта из модели SoC (блок SoC)
Используйте socExportReferenceDesign для экспорта пользовательской ссылочной конструкции из модели SoC Blockset™.
Устраните ошибки синхронизации на этапе создания Bitstream FPGA рабочего процесса генерации IP Core или рабочего процесса ввода-вывода FPGA Simulink в реальном времени для плат на базе Vivado.
