Поддержка HDL Coder FPGA отображение библиотеки с плавающей точкой

В библиотеке блоков HDL Coder™, подмножестве Simulink® блоки поддерживают отображение библиотеки с плавающей точкой. Подмножество включает:

  • Блоки, которые выполняют основные математические операции, такие как сложение, умножение, и объединяют тригонометрический синус и косинусные функции. Эти блоки сопоставляют с одним или несколькими модулями IP с плавающей точкой на целевом устройстве FPGA.

  • Дискретные блоки, блоки, которые выполняют маршрутизацию сигнала и блоки, которые выполняют математические операции, такие как конкатенация матриц. Эти блоки не должны сопоставлять с модулем IP с плавающей точкой на целевом устройстве FPGA.

Поддерживаемые блоки, которые сопоставляют с FPGA целевой IP с плавающей точкой

Следующая таблица обобщает блоки Simulink, которые могут сопоставить с FPGA ядра IP с плавающей точкой.

При отображении с ядрами IP с плавающей точкой некоторые блоки имеют ограничения режима.

Примечание

Некоторые блоки не сопоставляют с ядром IP с плавающей точкой в стороннем оборудовании. Например, блок-диаграммы Abs к Altera® целевое ядро IP, но не к Xilinx® целевое ядро IP.

БлокIP мегафункции Altera (ALTFP и функции FP ALTERA)Xilinx LogiCORE IPКомментарии и ограничения
Abs✓ —
Add✓✓—
Bias✓✓—
Compare To Constant✓✓—
Compare To Zero✓✓—
Data Type Conversion✓✓

  • Преобразования между одним и двойными типами данных не поддерживаются.

  • Атрибут Integer rounding mode в диалоговом окне Block Parameters должен быть установлен в Nearest.

  • Если вы используете IP Мегафункции Altera для преобразования между с плавающей точкой и типами данных с фиксированной точкой, вход bitwidth должен быть между 16 и 128 биты.

Decrement Real World✓✓—
Discrete FIR Filter✓✓—
Discrete Transfer Fcn✓✓—
Discrete-Time Integrator✓✓—
Divide✓✓—
Dot Product✓✓ 
Gain✓✓—
Math Function✓ 

  • Установите атрибут Function в диалоговом окне Block Parameters к любому reciprocalжурнал или exp.

MinMax✓✓—
Multiply-Add✓✓—
Product✓✓

  • Блок Product больше чем с двумя входными параметрами не поддерживается.

Product of Elements✓✓

  • Architecture в HDL Block Properties должен быть установлен в Tree.

Reciprocal Sqrt✓ —
Relational Operator✓✓—
Sqrt✓✓—
Subtract✓✓—
Sum✓✓

  • Блок Sum с - порты не поддерживаются.

  • Блок не может иметь больше чем двух входных параметров.

Sum of Elements✓✓

  • Architecture в HDL Block Properties должен быть установлен в Tree.

Trigonometric Function✓ 

  • Только один типы данных поддерживаются для отображения библиотеки с плавающей точкой.

  • В диалоговом окне Block Parameters Function должен быть установлен в любой sin или cos и Approximation method должен быть установлен в None.

  • Если вы используете Altera Куарт 10.1 или 11.0, включаете AlteraBackwardIncompatibleSinCosPipeline глобальное использование свойства hdlset_param.

Unary Minus✓✓—

Поддерживаемые блоки, которые не должны сопоставлять с FPGA целевой IP с плавающей точкой

Следующим являются блоки Simulink, которые генерируют HDL-код, но не должны сопоставлять с FPGA ядро IP с плавающей точкой.

Ограничения для FPGA отображение библиотеки с плавающей точкой

  • Если вашим инструментом синтеза является Xilinx Vivado®, вы не можете использовать FPGA отображение библиотеки с плавающей точкой.

  • Сложные типы данных не поддерживаются.

  • Оптимизация потоковой передачи не поддерживается с отображением библиотеки с плавающей точкой.

  • Оптимизация разделения ресурсов не поддерживается с блоками Abs и Unary Minus.

  • Для Генерации Ядра IP, Тюремщика FPGA и рабочих процессов ввода-вывода FPGA Simulink Real-Time™, ваши порты DUT не могут использовать типы данных с плавающей точкой.

Связанные примеры

Больше о

Документация HDL Coder

Поддержка

Для просмотра документации необходимо авторизоваться на сайте