Coder™ HDL могут генерировать ядро IP, интегрировать его в ваш проект Qsys и программировать оборудование Intel. С помощью Embedded Coder ® можно создавать и создавать встроенное ПО и запускать его на процессоре ARM ®. См. раздел Рабочий процесс совместного проектирования аппаратного и программного обеспечения для платформ SoC.
Для развертывания проекта на устройстве Intel SoC необходимо установить пакет поддержки кодера HDL для устройств Intel SoC. Сведения об установке см. в разделе Аппаратное обеспечение, поддерживаемое кодером HDL.
Образцовый дизайн для поколения интерфейса рабов AXI4
Проектирование модели для AXI4 или AXI4-Lite интерфейсов для скалярных, векторных портов, типов данных шины и значений для чтения.
Проект модели для создания интерфейса AXI4-Stream
Проектирование модели для создания AXI4-Stream векторного или скалярного интерфейса.
Проект модели для создания главного интерфейса AXI4
Описание протокола AXI4 Master и способов разработки модели для генерации IP-ядра с помощью AXI4-Master интерфейсов.
Целевые программные платы FPGA или устройства SoC
Программирование целевого аппаратного обеспечения Intel или Xilinx.
Устраните ошибки синхронизации на этапе создания Bitstream FPGA рабочего процесса генерации IP Core или рабочего процесса ввода-вывода FPGA Simulink в реальном времени для плат на базе Vivado.
