Представляет систематический подход к проектированию пути передачи данных между аппаратной логикой (FPGA) и встроенным процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встроенным процессором на устройстве системы на кристалле (SoC) для удовлетворения требований к пропускной способности, задержке и обработке. Вы разработаете и смоделируете все приложение, включающее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач в соответствии с требованиями системы. Затем будет выполнена проверка конструкции на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Модельный внешний доступ к памяти из FPGA для вращения изображения ASCII. Многие приложения требуют от FPGA произвольного доступа к памяти в соответствии с требованиями алгоритма. Вы узнаете, как создавать адреса памяти вместе с другими главными сигналами AXI4 для чтения и записи определенных областей памяти с помощью SoC Blockset. Вы будете моделировать, внедрять и проверять дизайн на оборудовании.

Системы на основе пакетов являются обычными в беспроводной связи. Данные принимаются по эфиру и декодируются как дискретные пакетные данные в вычислительном устройстве. Для данных требований к системе трудно спроектировать систему и реализовать ее непосредственно на SoC, поскольку она часто включает длительные итерации отладки и интеграции на аппаратном обеспечении, поскольку аппаратные эффекты трудно учесть во время разработки. В этом примере вы разработаете приложение для отслеживания самолетов на основе пакетов на основе стандарта ADS-B, разделенного между FPGA и встроенным процессором. В отличие от традиционных методов, вы будете моделировать дизайн приложения с интерфейсом памяти перед реализацией на оборудовании с использованием SoC Blockset, чтобы сократить время разработки. Затем будет выполнена проверка конструкции на оборудовании путем автоматического создания кода из модели.

Приложения обработки видео часто хранят полный кадр видеоданных для обработки кадра и модификации следующего кадра. В таких конструкциях видеокадры хранятся во внешней памяти, в то время как ресурсы FPGA используются для обработки одних и тех же данных. В этом примере показано, как создать видеоприложение со входом и выходом HDMI, выполняющее выравнивание гистограммы с использованием внешней памяти для буферизации видеокадров.

Моделирование контроллера двигателя для устройств SoC путем разделения алгоритмов управления и калибровки между FPGA и процессором SoC.