Exponenta Banner

Косимуляция Simulink

HDL-косимуляция с Simulink®

Для начала обратитесь к разделу Проверка HDL-модуля с Simulink Test Bench.

Блоки

HDL Cosimulation Cosimulate HDL проект путем соединения Simulink с симулятором HDL
To VCD FileСгенерируйте файл дампа изменения значения (VCD)

Приложения

Cosimulation WizardСгенерируйте блок косимуляции или системный объект из существующих HDL- файлов

Функции

расширить все

nclaunchЗапустите и сконфигурируйте симуляторы Cadence Incisive для использования с программным обеспечением HDL Verifier
vsimЗапустите и сконфигурируйте ModelSim для использования с HDL Verifier
hdlsimulinkЗагрузите инстанцированный HDL модуль для косимуляции с Cadence Incisive и Simulink
vsimulinkЗагрузите экземплярический HDL-модуль для косимуляции с помощью ModelSim и Simulink
breakHdlSimВыполните stop команда в симуляторе HDL из MATLAB
pingHdlSimБлокируйте косимуляцию до тех пор, пока Симулятор HDL не будет готов
tclHdlSimВыполните команду Tcl в симуляторе Incisive или ModelSim

Темы

Запуск и подключение

Настройка для косимуляции HDL

Чтобы косимулировать HDL-код с помощью MATLAB® или проект Simulink, сначала необходимо:

Поддерживаемые инструменты и оборудование EDA

Список поддерживаемых сторонних программ EDA и плат FPGA.

Начните Симулятор HDL для косимуляции в Simulink

Настройте соединение между Симулятором HDL и Simulink.

Порты разъема TCP/IP

Обеспечивает некоторое направление для выбора портов разъема TCP/IP.

Кросс-сетевая косимуляция

Предоставляет инструкции для выполнения косимуляции по локальной сети.

Испытательный стенд

Запуск с Simulink HDL-косимуляцией

В этом примере приведены основные шаги для настройки приложения HDL- Verifier™ с помощью Cosimulation Wizard в среде Simulink ®.

Симулинк как Испытательный стенд

Содержит введение в процесс интеграции блоков HDL- Verifier™ в проект Simulink.

Создайте Испытательный стенд косимуляции Simulink

Шаги для кода и запуска косимуляции Simulink-as-test для использования с программным обеспечением HDL Verifier.

Проверьте HDL-модуль с Simulink Test стендом

Шаги для настройки сеанса HDL Verifier, которая использует Simulink для проверки простого VHDL® модель.

Верификация сгенерированного HDL-кода с Испытательным стендом косимуляции (требуется лицензия HDL Coder)

Сгенерируйте испытательный стенд и включите покрытие кода с помощью HDL Workflow Advisor (HDL Coder)

Сгенерируйте испытательный стенд и покрытие кода для сгенерированного HDL-кода с помощью HDL Workflow Advisor.

Автоматическая верификация сгенерированного HDL-кода из Simulink

Проверьте сгенерированный HDL-код с помощью сгенерированной модели косимуляции.

Алгоритм компонента

Симуляция компонента с Simulink

Предоставляет введение в процесс интеграции блоков в проект Simulink.

Создайте модель Simulink для косимуляции компонентов

Предоставляет высокоуровневое представление шагов, участвующих в кодировании и запуске косимуляции Simulink-as-component для использования с программным обеспечением.

Косимуляция с Simulink

Косимуляция HDL

Программное обеспечение HDL Verifier состоит из функций MATLAB, системного object™ MATLAB и библиотеки блоков Simulink, все из которых устанавливают коммуникационные ссылки между симулятором HDL и MATLAB или Simulink.

Выполнение косимуляции

Следующие шаги после того, как вы сгенерируете функцию или блок, представляющий ваш HDL-модуль.

Подготовка к импорту HDL-кода для косимуляции

Подготовьтесь к косимуляции и выберите, следует ли косимулировать ваш HDL-код как функцию, системный объект или блок.

Импорт HDL-кода для блока косимуляции HDL

Сгенерируйте блок Simulink, чтобы косимулировать ваш HDL-код.

Запуск сеанса косимуляции Simulink

Запустите свой испытательный стенд или алгоритм, включая косимуляцию вашего HDL-модуля.

Симулятор HDL

Timescales симуляции

Представление времени симуляции значительно отличается между Симулятором HDL и Simulink.

Синхроимпульсы, сброс и включение сигналов

Можно создать часы нарастающего или падающего края, сбросы или сигналы включения синхроимпульса, которые применяют внутренние раздражители к вашей модели под косимуляцией.

Советы по улучшению скорости симуляции

Предоставляет рекомендации по оптимизации эффективности косимуляции.

Поддерживаемые типы данных

Если приложению HDL необходимо отправить HDL-данные в функцию MATLAB, сначала необходимо преобразовать данные в тип, поддерживаемый MATLAB и программным обеспечением HDL Verifier.

Условия гонки в симуляторах HDL

Описывает способы избежать расовых условий в аппаратных косимуляциях с помощью MATLAB и программного обеспечения Simulink.

Изменения состояния сигнала записи для постобработки

Добавьте файл дампа изменения значения (VCD)

Файл dump изменения значения (VCD) изменяет значения переменных, такие как значения сигналов, в файле во время сеанса симуляции.

Визуально сравните сигналы Simulink с HDL-сигналами

Проведет вас через основные шаги для добавления блока To VCD File к модели Simulink для использования с косимуляцией.

Рекомендуемые примеры

Verify Viterbi Decoder Using HDL Cosimulation

Проверьте декодер Viterbi, используя HDL-косимуляцию

Используйте HDL- Verifier™ в сочетании с Mentor Graphics ModelSim ®/QuestaSim ® или Cadence Incisive ®/Xcelium ®, чтобы проверить HDL-код для декодера Viterbi с фиксированной точкой.

Открытый пример
Timescales: Absolute, Relative and Automatic

Timescales: Абсолютный, Относительный и Автоматический

Иллюстрирует различные настройки Timescale в блоке HDL Cosimulation и объясняет, как они влияют на отношения синхронизации Simulink ® и HDL-симулятора. Мы используем простую модель проверки четности Verilog, чтобы показать временную зависимость Simulink и HDL-симулятора (ModelSim ® или Incisive ®), используемых для косимуляции.

Откройте модель
Frame-based Scrambler Using Communications Toolbox™

Кадровый скремблер, использующий Communications Toolbox™

Иллюстрирует валидацию реализации HDL скремблера с 6 порядками. Скремблер используется в системах связи для рандомизации переходов в переданном сигнале путем тасования бит. Одной из целей скремблирования является уменьшение длины строк 0 с или 1 с в переданном сигнале, поскольку длинная строка 0 с или 1 с может вызвать проблемы синхронизации передачи. Скремблирование может также использоваться как дешевый метод шифрования. Этот пример состоит из двух моделей. Первая модель (scrambler_frame) подтверждает реализацию HDL, а вторая модель (scrambler_fsk) использует HDL-скремблер как часть канала связи.

Batch Mode Cosimulation of Manchester Receiver

Косимуляция пакетного режима Приемник Манчестерского Кода

Иллюстрирует использование MATLAB ® для запуска HDL-симулятора в пакетном режиме и выполнение косимуляции с Simulink ® с помощью блока HDL Verifier™ HDL Cosimulation.

Manchester Receiver (Absolute Time Mode)

Приемник манчестерского кода (режим абсолютного времени)

Верификация Манчестерского энкодера с помощью HDL Verifier с Simulink. Кодирование Манчестер является простой схемой модуляции, которая преобразует цифровые данные основной полосы в закодированную форму волны без компонента постоянного тока. Наиболее широко известное применение этого метода - Ethernet.

Manchester Receiver Using Communications Toolbox

Приемник манчестерского кода Использование Communications Toolbox

Проверка Манчестерского энкодера. Кодирование Манчестер является простой схемой модуляции, которая преобразует цифровые данные основной полосы в закодированную форму волны без компонента постоянного тока. Наиболее широко известное применение этого метода - Ethernet.

Откройте модель
Manchester Receiver Using Multiple Cosimulation Blocks

Приемник манчестерского кода, использующий несколько блоков косимуляции

Симулирует цифровой приемник Манчестер закодированных данных. Кодирование Манчестер является простой схемой модуляции, которая преобразует цифровые данные основной полосы в закодированную форму волны без компонента постоянного тока. Наиболее широко известное применение этого метода - Ethernet.

Manchester Receiver Using Mixed Design (Verilog and VHDL)

Приемник манчестерского кода с использованием смешанного проекта (Verilog и VHDL)

Верификация Манчестерского энкодера с использованием смешанных языков HDL, VHDL и Verilog. Кодирование Манчестер является простой схемой модуляции, которая преобразует цифровые данные основной полосы в закодированную форму волны без компонента постоянного тока. Наиболее широко известное применение этого метода - Ethernet.

Sobel Edge Detection Algorithm with Computer Vision Toolbox

Алгоритм обнаружения ребер Sobel с помощью Computer Vision Toolbox

Методология проекта сверху вниз, примененная к алгоритму Sobel Edge Detection.

Relating HDL Clocks and Resets with Simulink Sample Times

Отношение часов HDL и сбросов с шагами расчета Simulink

Иллюстрирует отношение шагов расчета Simulink ® к часам HDL и сбрасывает с помощью HDL- Verifier™, чтобы косимулировать простой синхронный модуль проверки четности Verilog. Пример также содержит следующее: Объясняет, как итерации в дельта-времени в симуляторе HDL (ModelSim ® или Incisive ®) могут повлиять на результаты косимуляции

Откройте модель

HDL Verifier документация

Поддержка