Приложения обработки видео часто хранят полный кадр видеоданных для обработки кадра и модификации следующего кадра. В таких конструкциях видеокадры хранятся во внешней памяти, в то время как ресурсы FPGA используются для обработки одних и тех же данных. В этом примере показано, как создать видеоприложение со входом и выходом HDMI, выполняющее выравнивание гистограммы с использованием внешней памяти для буферизации видеокадров.

Представляет систематический подход к проектированию пути передачи данных между аппаратной логикой (FPGA) и встроенным процессором с использованием SoC Blockset. Приложения часто разделяются между аппаратной логикой и встроенным процессором на устройстве системы на кристалле (SoC) для удовлетворения требований к пропускной способности, задержке и обработке. Вы разработаете и смоделируете все приложение, включающее алгоритмы FPGA и процессора, интерфейс памяти и планирование задач в соответствии с требованиями системы. Затем будет выполнена проверка конструкции на оборудовании путем генерации кода из модели и реализации на устройстве SoC.

Разработка пути передачи данных от встроенного процессора к аппаратной логике (FPGA) с использованием SoC Blockset™. Разработка и моделирование всего приложения, включающего алгоритмы FPGA и процессора, интерфейс памяти и планирование задач в соответствии с требованиями системы. Затем проверьте конструкцию на оборудовании, генерируя код из модели и реализуя его на устройстве System-on-Chip (SoC).

Демонстрирует, как анализировать пропускную способность памяти для приложения SoC. В аппаратном обеспечении, требующем больших объемов памяти, доступ к общей памяти DDR может осуществляться несколькими мастерами. В таких случаях важно проанализировать динамические требования ко всем мастерам памяти, чтобы направлять разработку алгоритмов и требования к аппаратным платам для развертывания. Можно моделировать трафик памяти с помощью генераторов трафика памяти, анализировать использование полосы пропускания и проверять ее на оборудовании.

Моделирование алгоритма, разделенного между аппаратным и программным обеспечением. Аппаратный IP реализован в фабрике FPGA и запускает программную задачу, реализованную во встроенном процессоре. Проектирование, моделирование и внедрение полной конструкции на оборудовании SoC.

Разработка приложения для вертикального разворота входящего видеопотока. Для выполнения этой задачи будет использоваться внешняя память для хранения видеокадра. Этот метод можно использовать для проектирования и реализации других приложений технического зрения, требующих доступа к внешней памяти.

Реализация алгоритма коррекции адаптивной гистограммы с ограничением контрастности (CLAHE) для FPGA, включая интерфейс внешней памяти.