Поддержка HDL Coder FPGA отображение библиотеки с плавающей точкой

В библиотеке блоков HDL Coder™ подмножество блоков Simulink^® поддерживает отображение библиотеки с плавающей точкой. Подмножество включает:

Блоки, которые выполняют основные математические операции, такие как сложение, умножение, и объединяют тригонометрический синус и косинусные функции. Эти блоки сопоставляют с одним или несколькими модулями IP с плавающей точкой на целевом устройстве FPGA.
Дискретные блоки, блоки, которые выполняют маршрутизацию сигнала и блоки, которые выполняют математические операции, такие как конкатенация матриц. Эти блоки не должны сопоставлять с модулем IP с плавающей точкой на целевом устройстве FPGA.

Поддерживаемые блоки, которые сопоставляют с FPGA целевой IP с плавающей точкой

Следующая таблица обобщает блоки Simulink, которые могут сопоставить с FPGA ядра IP с плавающей точкой.

При отображении с ядрами IP с плавающей точкой некоторые блоки имеют ограничения режима.

Примечание

Некоторые блоки не сопоставляют с ядром IP с плавающей точкой в стороннем оборудовании. Например, блок-диаграммы Abs к Altera^® предназначаются для ядра IP, но не к целевому ядру IP Xilinx^®.

Блок	IP мегафункции Altera (ALTFP и функции FP ALTERA)	Xilinx LogiCORE IP	Комментарии и ограничения
Abs	✓		—
Добавление	✓	✓	—
Смещение	✓	✓	—
Сравните с постоянным	✓	✓	—
Сравните с нулем	✓	✓	—
Преобразование типа данных	✓	✓	Преобразования между одним и двойными типами данных не поддержаны. Атрибут Integer rounding mode в диалоговом окне Block Parameters должен быть установлен в `Nearest`. Если вы используете IP Мегафункции Altera для преобразования между с плавающей точкой и типами данных с фиксированной точкой, вход bitwidth должен быть между битами `128` и `16`.
Декрементный реальный мир	✓	✓	—
Дискретный КИХ-фильтр	✓	✓	—
Дискретная передача Fcn	✓	✓	—
Интегратор дискретного времени	✓	✓	—
Разделиться	✓	✓	—
Скалярное произведение	✓	✓
Усиление	✓	✓	—
Математическая функция	✓		Установите атрибут Function в диалоговом окне Block Parameters или к `reciprocal`, `log` или к `exp`.
MinMax	✓	✓	—
Умножьтесь - Добавляют	✓	✓	—
Продукт	✓	✓	Блок продукта больше чем с двумя входными параметрами не поддержан.
Продукт элементов	✓	✓	Architecture в HDL Block Properties должен быть установлен в `Tree`.
Взаимный Sqrt	✓		—
Оператор отношения	✓	✓	—
Sqrt	✓	✓	—
Вычитание	✓	✓	—
Сумма	✓	✓	Блок суммы с портами `-` не поддержан. Блок не может иметь больше чем двух входных параметров.
Сумма элементов	✓	✓	Architecture в HDL Block Properties должен быть установлен в `Tree`.
Тригонометрическая функция	✓		Только один типы данных поддерживаются для отображения библиотеки с плавающей точкой. В диалоговом окне Block Parameters Function должен быть установлен или в `sin` или в `cos`, и Approximation method должен быть установлен в `None`. Если вы используете Altera Куарт 10.1 или 11.0, включаете глобальное свойство `AlteraBackwardIncompatibleSinCosPipeline` с помощью `hdlset_param`.
Унарный минус	✓	✓	—

Поддерживаемые блоки, которые не должны сопоставлять с FPGA целевой IP с плавающей точкой

Следующим являются блоки Simulink, которые генерируют HDL-код, но не должны сопоставлять с FPGA ядро IP с плавающей точкой.

Ограничения для FPGA отображение библиотеки с плавающей точкой

Если вашим инструментом синтеза является Xilinx Vivado^®, вы не можете использовать FPGA отображение библиотеки с плавающей точкой.
Сложные типы данных не поддержаны.
Оптимизация потоковой передачи не поддержана с отображением библиотеки с плавающей точкой.
Оптимизация разделения ресурсов не поддержана с Унарным Минус и блоками Abs.
Для Генерации Ядра IP, Тюремщика FPGA и рабочих процессов ввода-вывода FPGA Simulink Real-Time™, ваши порты DUT не могут использовать типы данных с плавающей точкой.

Связанные примеры

FPGA отображение IP библиотеки с плавающей точкой

Документация